Claims (3)
Недостатком этого интерпол тора вл етс то, что использование предварительно рассчитанного масштабного коэффициента М усложн ет подготовку программ, увеличивает о.бъем вводимой информации, требует значительного дополнительного оборудовани и снижает быстродействие, так как в процессе работы интерпол тора вводима в него информаци корректируетс в широких пределах и, следовательно, величина М должна определ тьс , исход из наихудшего случа . Целью предлагаемого изобретени вл етс упрощение интерпбл трра и повышение его быстродействи . Поставленна цель достигаетс тем что в интерпол тор введены элемент ИЛИ и по каждой координате второй элемент И и триггер, единичный вход которого подключен ко второму выходу сумматора данной координаты, нулевые входы триггеров подключены к выходу элемента ИЛИ, входы которого подсоединены ко входам вторых регистров и к выходам блоков коррекции и ко вторым входам сумматоров, единичные выходы триггеров подсоединены к одним из входов вторых элементов И соответствующей координаты, другие входы вторых элементов И подключены ко второму, выходу блока задани ско рости, а выходы - ко вторым входам коммутатора, ко вторым входам счетчиков перемещений и к выходам интер пол тора. На чертеже представлена блок-схе интерпол тора. Интерпол тор содерх и блок ввода программы 1, блок задани скорости .2, первый элемент И 3, ком мутатор 4, счетчики перемещений 5, блоки коррекции б, вторые регистры 7, сумматоры 8, первые регистры 9, элемент ИЛИ 10, триггеры 11 и вторы элементы И 12, Рассмотрим работу интерпол тора например, в двух следующих режимах: в режиме линейной интерпол ции и в режиме круговой интерпол ции В режиме линейной интерпол ции вводима информаци перед началом работы распредел етс следующим образом. Код скорости с выхода блок 1 записываетс в блок 2, а величины перемещений йХ, дХ ... ДХ занос тс в регистры 7 соответствующих 1 оординат и одновременно, з виде дополнительного кода, в счетчики перемещений 5. В коммутатор 4 посту пает, признак линейной интерпол ции. По этому признаку коммутатор 4 выраьатывает сигналы, настраивающие блоки б на передачу без коррекции к дов с выходов блоков б коррекции на входы регистров 7, При работе в режиме линейной интерпол ции импульса с выхода блока задани скорости 2 поступают на су мматоры 8, осуществл ют поразр дное сложение содержимого регистров 7 и 9, при этом полученна сумма -записываетс в р гистры 9. Сигналы переноса, возника ющие при суммировании двух любых разр дов слагаемых, устанавливают в 1 триггеры 11, а сигналы 1 следую шнх (старших) разр дов приращений через элемент ИЛИ 10 сбрасывают все триггеры .11 в 0. Таким образом, в одном цикле сум1лирова1ш в состо нии 1 будет находитьс только тот из триггеров 11, который установлен в 1 переполнением из старшего разр да , причем этот старший разр д определ етс большим из приращений X., ДХд ...ДХ„.Такт блока задани корости 2, следующий за тактом уммировани старшего разр да, потупает на входы всех элементов И 12, открытые единичными выходами триггеров 11, и затем на счетные входы счетчиков 5 и выходы соответствующей координаты интерпол тора . При этом, независимо от величины заданных приращений, переполнение , возникающее в старшем разр де любой из координат, будет выдел тьс и поступать на выход. Так будет продолжатьс до тех пор, пока все счетчики 5 не окажутс в нулевом состо нии. Тогда элемент И 3 формирует сигнал окончани отработки кадра, который поступает в блок задани скорости 2 и прерывает выработку тактовых импульсов. В режиме круговой интерпол ции вводима информаци распредел етс по блокс1М следующим образом, Инфор7 маци о координатах начальной точки дуги окружности X заноситс в регистры 7 тех координат, которые определ ютс нужной плоскостью интерпол ции. Так, при интерпол ции в плоскости Xj ОХ Хц, заноситс в регистр 7 координаты Х , а в регистр 7 координаты Х , Величины приращений , определ ер.1ые как разность координат конечной и начальной точки дуги, т.е. как дх х - х, и X , занос тс в виде дополнительного кода в соответствующие счетчики перемещений 5 , что йХ заноситс в счетчик 5, соответствую-: щий Координате Хг , адХл - в счетчик 5, соответствующий координате Х, Например, при интерпол ции в плоскости заноситс в счетчик 5координатьа Х, адХ - в счетчик 5 координаты Х . В коммутатор 4 поступапает с выхода блока 1 признак плоскости и направлени интерпол ции. При этом коммутатор 4 формирует сигналы , настраивающие один из блоков 6сложени -вычитани на добавление, а другой - на вычитание 1 к содержимому соответствующего регистра 7 в процессе его рециркул ции, что обеспечивает коррекцию подынтегральной функции. Далее работа осуществл етс так же, как при линейной интерпол ции, и так же происходит выделение переноса из старшего разр да, как и в режиме линейной интерпол ции. При этом схема обеспечивает точное выделение переполнени , несмотр на то, что содержимое регистров 7 и их разр дность в процессе отработки дуги окружности непрерывно мен етс Оканчиваетс кругова интерпол ци , когда счетчики 5 окажутс в состо нии О. Таким образом, преимуществом данного интерпол тора вл ютс его упрощение, возможность произвольного увеличени числа интегратора в интерпол торе без усложнени схемы, расширение класса обрабатываемых траекторий за счет возможности отработки траекторий, теку щие координаты которых во врем работы могут измен ть разр дность своих знач-ений (например, дуги окру ностей, парабол и т.д.), повышение быстродействи за счет автоматическ го определени старшего значащего разр да всех интеграторов и возможности работать на скорости, соответствующей наибольшей скорости выработки приращений интеграторами. Формула изобретени Интерпол тор дл систем программ ного управлени , содержащий блок ввода программы, первый выход которого св зан с первым входом блока задани скорости, второй вход которого соединен с выходом первого элемента И, коммутатор и по каждой координате счетчик перемещений, первый регистр, сумматор и последовательно соединенные второй регистр ;И блок коррекции, выходы первого регистра и блока коррекции соединен с первым и вторым входс1Ми сумматора данной координаты соответственно, первый выход сумматора св зан со вх дом первого регистра одноименной координаты, второй выход блока ввода программы подключен ч первым входам счетчиков перемещений и коммутатора , выходы которого подсоединены к одним из входов блоков коррекции , третий ВЫХОД блока ввода программы св зан со входами вторых регистров, первый выход блока задани скорости св зан с третьими входами сумматоров, а входы первого элемента И соединены,с выходами счетчиков перемещений , отличающий с тем, что, с целью упрощени и повьлиени быстродействи интерпол тора , в него введены элемент ИЛИ и по каждой координате второй элемент И и триггер, единичный вход которого подключен ко второму выходу сумматора данной координаты, нулевые входы триггеров подключены к выходу элемента ИЛИ, входы которого подсоединены ко входам вторых регистров и к выходам блоков коррекции и ко вторым входам сумматоров, единичные выходы триггеров подсоединены к одним из входов вторых элементов И соответствующей координаты, другие входы вторых элементов И подключены ко второму выходу блока задани скорости , а выходы - ко вторым входам коммутатора, ко вторым входам счет|чиков перемещений и т вьйходам интерпол тора . Источники информации, прин тые , во внимание при экспертизе 1.Авторское свидетельство СССР 555381, кл. G 05 В ;9/18, 1975. The disadvantage of this interpolator is that the use of a pre-calculated scale factor M complicates the preparation of programs, increases the volume of input information, requires significant additional equipment and reduces speed, since during the operation of the interpolator the information entered into it is corrected over a wide range. and, therefore, the value of M must be determined on the basis of the worst case. The purpose of the present invention is to simplify the interframe and increase its speed. The goal is achieved by the fact that the OR element is entered into the interpolator and for each coordinate the second element AND and the trigger, the unit input of which is connected to the second output of the adder of this coordinate, the zero inputs of the trigger are connected to the output of the element OR, the inputs of which are connected to the inputs of the second registers and the outputs of the correction blocks and to the second inputs of adders, single outputs of the flip-flops are connected to one of the inputs of the second elements And the corresponding coordinate, the other inputs of the second elements And connected to the second, The output of the speed reference block, and the outputs, to the second inputs of the switch, to the second inputs of displacement counters, and to the outputs of the inter- trator. The drawing shows the block diagram of the interpolator. Interpolator and software input unit 1, speed setting unit .2, first element I 3, commutator 4, displacement counters 5, correction blocks b, second registers 7, adders 8, first registers 9, element OR 10, triggers 11 and elements 12 and 12; consider an interpolator operation, for example, in the following two modes: in linear interpolation mode and in circular interpolation mode. In linear interpolation mode, the input information is distributed as follows before starting work. The speed code from the output of block 1 is recorded in block 2, and the magnitudes of the displacements ХХ, dХ ... ХХ are entered in registers 7 of the corresponding 1 coordinates and simultaneously, in the form of an additional code, in counters of displacements 5. Switch 4 receives a linear indication interpolation. On this basis, switch 4 generates signals that adjust blocks to transmit without correction to the cds from the outputs of b blocks to the inputs of registers 7. When operating in the linear interpolation mode, the impulses from the output of speed setting block 2 are sent to the accumulators 8, This addition of the contents of registers 7 and 9, in this case, the resulting sum is written into the registers 9. The transfer signals that occur when summing two times any bits of the terms are set to 1 triggers 11, and the signals 1 to the next cvh (senior) increments Through the element OR 10, all the .11 triggers are reset to 0. Thus, in one cycle of total 1, only one of the triggers 11, which is set to 1 by overflow from the high bit, will be in state 1, and this high bit is determined by the larger increments of X., DHd ... HH ". The speed block of the speed 2, following the beat of the most significant bit, sinks to the inputs of all elements 12, opened by single outputs of the trigger 11, and then to the counting inputs of counters 5 and the outputs of the corresponding coordinate interpolator At the same time, regardless of the magnitude of the specified increments, the overflow arising in the highest order of any of the coordinates will be allocated and flow out. This will continue until all counters 5 are in the zero state. Then the element 3 forms a signal for the completion of frame processing, which enters the speed setting unit 2 and interrupts the generation of clock pulses. In the circular interpolation mode, the input information is distributed in block 1M as follows. The coordinates of the starting point of the arc of a circle X are entered in the registers 7 of those coordinates that are determined by the desired interpolation plane. So, when interpolating in the Xj plane OX Hz, the X coordinates are entered in the register 7, and the X coordinates in the register 7, the increment values defined as the difference between the coordinates of the final and initial points of the arc, i.e. as dx x - x, and X, is entered as an additional code into the corresponding displacement counter 5, which iX is entered into counter 5, corresponding to: Xy coordinate, adHl - into counter 5, corresponding to X coordinate, for example, when interpolating in the plane it is entered in the counter 5 coordinate X, adX - in the counter 5 coordinates X. The switch 4 receives from the output of block 1 a sign of the plane and the interpolation direction. In this case, the switch 4 generates signals that configure one of the blocks 6 of the complication-subtraction to add, and the other to subtract 1 to the contents of the corresponding register 7 in the process of its recirculation, which provides correction of the integrand. Further, the work is carried out in the same way as in linear interpolation, and the transfer selection from the higher bit also occurs, as in the linear interpolation mode. In this case, the circuit provides an exact allocation of overflow, despite the fact that the contents of the registers 7 and their size are continuously changing during the processing of the arc of a circle. Circular interpolation ends when the counters 5 are in the O state. Thus, the advantage of this interpolator is its simplification, the possibility of an arbitrary increase in the number of the integrator in the interpolator without complicating the scheme, the extension of the class of processed trajectories due to the possibility of working out the trajectories whose current coordinates during operation, they can change the width of their values (for example, arcs of circles, parabolas, etc.), increase speed by automatically determining the most significant bit of all integrators and the ability to operate at a speed corresponding to the highest production speed increments by integrators. Claims of Invention Interpolator for software control systems comprising a program input unit, the first output of which is connected to the first input of the speed setting unit, the second input of which is connected to the output of the first And element, the switch and the displacement counter along each coordinate, the first register, the adder and the second register connected in series; And the correction block, the outputs of the first register and the correction block are connected to the first and second inputs of the adder of this coordinate, respectively, the first output of the adder is connected to the input house The second register of the same name coordinate, the second output of the program input block is connected to the first inputs of displacement counters and the switch, the outputs of which are connected to one of the inputs of the correction blocks, the third OUTPUT of the program input block is connected to the inputs of the second registers, the first output of the speed reference block is connected to the third the inputs of the adders, and the inputs of the first element I are connected to the outputs of the displacement counters, which differs in that, in order to simplify and increase the speed of the interpolator, the element OR is entered into it each coordinate is the second element And and the trigger, the unit input of which is connected to the second output of the adder of this coordinate, zero inputs of the flip-flops are connected to the output of the OR element, whose inputs are connected to the inputs of the second registers and to the outputs of the correction blocks and to the second inputs of the adders, single outputs of the trigger are connected one of the inputs of the second elements And the corresponding coordinate, the other inputs of the second elements And are connected to the second output of the speed setting unit, and the outputs to the second inputs of the switch, to the second moves by | tors movements and so vyhodam interpolator. Sources of information taken into account in the examination 1. The author's certificate of the USSR 555381, cl. G 05 B; 9/18, 1975.
2.Воронов А.А и др. Цифровые :аналоги, дл систем автоматического управлени , М., АН СССР, ,1960, ст. 132-139. 2. Voronov A.A. and others. Digital: analogues, for automatic control systems, Moscow, USSR Academy of Sciences,, 1960, Art. 132-139.
3.Дригваль Г.П. Цифровые дифференциальные анализаторы, М., Совет1970 , ст.183-215. ское радио 3. Drigval G.P. Digital differential analyzers, M., Sovet1970, st.183-215. soko radio