SU652710A1 - Устройство дл приема цифровой информации - Google Patents

Description

Изобретение относитс  к электросв зи и может быть нспользовано дл  приема цифровой информации на общее приемное устройство , размещенное на центральной станции радиосети, в случа х, когда уровень сигнала определ етс  рассто нием между корреспондентами и сохран ет относительную стабильность во времени..

Известно устройство дл  приема цифровой информации, содержащее входной узел сопр жени  и разв зки, выход которого подключен к сигнальному входу узла выравнивани  уровней приема, к управл ющим входам которого подключены выходы управл ющего узла 1.

Однако сложность схемного решени  известного устройства приводит к.громоздкости оборудовани  и снижению его надежности .,

Целью изобретени   вл етс  повышение помехоустойчивости приема.

Дл  этого в устройстводл  приема цифровой информации, содержащее входной узел сопр жени  и разв зки, выход которого подключен к сигнальному входу узла выравнивани  уровней приема, к управл ющим входам которого подключены выходы

управл ющего узла, введен программирующий узел, выходы которого подключены к входам управл ющего узла, при этом к первому входу программирующего узла подключен дополнительный выход входного узла сопр жени  и разв зки, к- второму входу программирующего узла подключен выход узла выравнивани  уровней приема, а на третий вход подан эталонный сигнал, кроме того, программирующий узел содержит первый усилитель-выпр митель, выход которого подключен к первому входу первого сумматора , к второму входу которого через последовательно соединеннь1е второй усилительвыпр митель и второйсумматор подключен выход согласующего блока, при этом выход первого сумматора через пороговые элементы подключен к соответствующим входам кодопреобразовател , выходы которого  вл ютс  выходами программирующего узла, первым входом которого  вл етс  вход первого усилител -выпр мител , вторым входом  вл етс  вход согласующего блока, а третьим

0 входом - второй вход второго сумматора, кроме того, узел выравнивани  уровней приема выполнен в виде последовательно соединенных аттенюаторов, между входом и выХОДОМ каждого из которых, кроме первого, включен основной ключевой элемент, а меж,ду входом первого аттенюатора и выходом последнего аттенюатора включен дополнительный ключевой элемент, управл ющий вход которого и управл ющие входы основных ключевых элементов  вл ютс  управл ющими входами узла выравниваний уровней приема. На фиг. I приведена структурна  электрическа  схема устройства, на фиг. 2 - структурна  электрическа  схема программируюпаего узла, на фиг. 3 - структурна  электри Ческа  схема узла, предназначенного дл  выравнивани  уровней Прие.ма. Устройство дл  приема цифровой информации содержит входной узел 1, предназначенный дл  сопр жени  и разв зки, выход которого подключен к сигнальному входу узла 2, предназначенному дли выравнивани  уровнейприема, к управл ющим входам которого подключены вг ьходы управл ющего узла 3, введенный программирующий узел 4, выходы которого подключены к входам управл ющего узла 3, при этом к первому входу программирующего узла 4 подключен дополнительный выход узла 1, к второму входу программирующего узла 4 подключен выход узла 2, а на третий вход подан эталонный сигнал, кроме того, программирующий узел 4 содержит первый усилитель-выпр митель 5 (фиг. 2), выход которого подключен к первому входу первого сумматора 6, к второму входу которого через последовательно соединенные второй усилитель-выпр митель 7 и второй сумматор 8 подключен выход согласующего блока 9, при этом выход первого сумматора 6 через пороговые элементы 10 подключен к соответствующим входам кодопреобразовател  11, выходы которого  вл ютс  выходами программирующего узла 4, первым входом которого  вл етс  вход первого усилител выпр мител  5, вторым входом  вл етс  вход согласующего,блока 9, а третьим входом - второй вход второго сумматора 8, кроме того, узел 2 выполнен в виде последовательно соединенных аттенюаторов 12 (см. фиг. 3), между входом и выходом каждого из которых, кроме первого, включен основной ключевой элемент 13, а между входом первого аттенюатора 12 и выходом последнего аттенюатора 12 включен дополнительный ключевой элемент 14, управл ющий вход которого и управл ЕОщие входы ocHpBHbix ключевых элементов 13  вл ютс  управл ющими входами узла 2. Устройство работает следующим образом . При передаче цифровой информации с одной из периферийных станций сигналы радиопередатчика этой станции воспринимаютс  радиоприемником центральной радиостанции и с его выхода поступают на вход узла 1 устройства. С выхода узла I поступающа  информаци  передаетс  через усилитель-выпр митель 5 программирующего узла 4 на один из входов сумматора 6, к второму входу которого подключен сумматор 8. В простейшем случае сумматоры 6 и 8 .могут быть выполнены на базе операционного усилител . При необходимости применени  сумматоров с большим числом входов и выходов они могут быть реализованы, например , на базе интегральных микросхем типа 1ИС061 и К1ИС201. С выхода сумматора 6 сигнал- поступает на входы пороговых элементов 10 и в зависимости от его уровн  запись{ваетс  в кодопреобразователе И в виде последовательности «1 и «О (с выходов пороговых элементов 10, порог которых ниже -уровн  сигнала, выдаютс  потенциалы, соответствующие «I, а с остальных, пороговых элементов 10 - потенциалы, соответствуюн ие «О) Кодопреобразователь 11 обеспечивает получение на выходах соответствующей ко.мбинации параллельного позиционного двоичного кода. В управл ющем узле 3 потенциалы позиционного кода преобразуютс  к виду, наиболее удобно.му дл  управлени  ключевыми элементами узла 2, и через выходы управл ющего узла 3 передаютс  на управл ющие входы узла 2. В зависимости от сочетани  потенциалов на выходах управл ющего узла 3 отпираютс  определенные ключевые элементы 13 и 14 узла 2 и совместно с аттенюаторами 12 обеспечивают установление требуемого выходного уровн  приема. Сигнал, поступающий с вьЕхода узла 2, передаетс  на выход устройства и одновременно - на вход программирующего узла 4. Через согласующий блок 9 этого узла и усилитель-выпр митель 7 сигнал поступает на один из входов сумматора 8, к другому входу которого подключен выход источника опорного напр жени . Величина этого напр жени  равна номинальному уровню приема ., . , При отклонении напр жени  сигнала на выходе узла 2 от номинального, значени  на выход-е сумматора 8 по вл етс  разностный потенциал, который поступает на один из входов сумматора 6, благодар  чему обеспечиваетс  Коррекци  затухани , установленного с помощью узла 2. Последний выполнен таким образом, что в зависимости от сочетани  потенциалов на выходах управл ющ.его узла 3 обеспечиваетс  получение (20-1) градаций уровней приема, где / .- число аттенюаторов 12 узла 2. Так как в описанном устройстве имеетс  ступенчата  регулировка уровней приема, то обеспечение устойчивости работы его при

наличии подстройки узла 2 не вызывает трудностей .

В случае, когда открыт ключевой элемент 14, затухание, вносимое в тракт нередачи сигналов, 0 дБ. При отпирании одного из ключевых элементов 13 шунтируетс  соответствующий аттенюатор 12.

В рассмотренной реализации программирующий узел 4 не требует соблюдени  жесткой очередности работы радиопередатчиков периферийных станций.

Claims (3)

1. Формула изобретени 

   I. Устройство дл  приема цифровой информации , содержащее входной узел сопр жени  и разв зки, выход которого подключен к сигнальному входу узла выравнивани  уровней приема, к управл ющим входам которого подключены выходы управл  рщего узла, отличающеес  тем, что, с .целью повыщени  помехоустойчивости приема, введен программирующий узел, выходы которого подключены к входам управл ющего узла, при этом к первому входу программирующего узла подключен дополнительный выход входного узла сопр жени  и разв зки , к второму входу программирующего узла подключен выход узла выравнивани уровней приема, а на третий вход подан эталонный сигнал.
2. 2.Устройство по п. 1, отличающеес  тем, что программирующий узел содержит первый усилитель-выпр митель, выход которого подключен к первому входу первого

   сумматора, к второму входу которого через последовательно соединенные второй усилитель-выпр митель и второй сумматор подключен выход согласующего блока, при этом выход первого сумматора через пороговые элементы подключен к соответствующим входам кодопреобразовател , выходы которого  вл ютс  выходами программирующего узла , первым-входом которого  вл етс  вход первого усилител -выпр мител , вторым входЬм  вл етс  вход согласующего блока,

   а третьим входом - второй вход второго сумматора.
3. 3.Устройство по п. 2, отличающеес  тем, что узел выравнивани  уровней приема выполнен в виде последовательно соединенных аттенюаторов, между входом а выходом каждого из которых, кроме первого, включен основной ключевой элемент, а между входом первого аттенюатора и выходом последнего аттенюатора включен дополнительный ключевой элемент, управл ющий

   5 вход которого и управл ющие входы основных ключевых элементов  вл ютс  управл ющими входами узла выравнивани  уровней приема.

   Источники информации, прин тые во внимание при экспертизе

   1. Патент США № 3361971, кл. 325-303, 1968.

   i/z.r