SU637831A1 - Arrangement for determining arithmetical mean - Google Patents

Arrangement for determining arithmetical mean

Info

Publication number
SU637831A1
SU637831A1 SU762380997A SU2380997A SU637831A1 SU 637831 A1 SU637831 A1 SU 637831A1 SU 762380997 A SU762380997 A SU 762380997A SU 2380997 A SU2380997 A SU 2380997A SU 637831 A1 SU637831 A1 SU 637831A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
integrator
comparator
counter
Prior art date
Application number
SU762380997A
Other languages
Russian (ru)
Inventor
Владимир Юрьевич Зангиев
Владимир Дмитриевич Потапов
Анатолий Иванович Филиппенко
Original Assignee
Государственный научно-исследовательский и проектно-конструкторский институт по автоматизации угольной промышленности
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственный научно-исследовательский и проектно-конструкторский институт по автоматизации угольной промышленности filed Critical Государственный научно-исследовательский и проектно-конструкторский институт по автоматизации угольной промышленности
Priority to SU762380997A priority Critical patent/SU637831A1/en
Application granted granted Critical
Publication of SU637831A1 publication Critical patent/SU637831A1/en

Links

Landscapes

  • Complex Calculations (AREA)

Description

54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ СРЕДНЕГО АРИФМЕТИЧЕСКОГО54) DEVICE FOR DETERMINATION OF THE AVERAGE ARITHMETIC

Claims (2)

ЗНАЧЕНИЯ домвторого дополнительного интегратора , вход которого  вл етс  вторым входом устройства, а выход компаратора подключен ко второму входу ключа. На чертеже представлена блок-схема описываемого устройства. Оно содержит интегратор 1, дополнительные интеграторы 2 и 3, компаратор 4 , ключ 5j элемент И 6, генератор импульсов 7 и счетчик 8. Интеграторы 1 и 2 соединены последовательно , а выходы интеграторов 2 3 подключены ко входам компаратора 4 Выход компаратора 4 через ключ 5 сое динен с интегратором 2 и с одним из входов элемента И б, второй вход которого подключен к выходу генератора импульсов 7, а выход - ко входу счетчика 8. Выход ключа 5 соединен с шиной сброса счетчика 8, а выход компа ратора 4  вл етс  источником сигнала готовности очередного цикла вычислени . После подачи на вход интегратора входного сигнала U , а на вход ин тегратора 1 посто нного напр жении ( Jg I интегратор 2 начинает интегрирование линейно-нарастающего напр жени  Ugbix.. поступающего с выхода интегратора 1. до тех пор, пока на пр жение на его выходе не станет рав ным напр жению Ug, на выходе инте гратора 3. В момент равенства напр жений компаратор 4 выдает сигнал на ключ 5, который приводит в исходное состо ние интегратор 2 и счетчик 8. Кроме того, сигнал с компаратора 4 з пирает элемент И б, в результате чего прекращаетс  подача импульсов с генератора 7 на счетчик 8. Одновреме но с выхода компаратора формируетс  сигнал считывани  результата со счет чика 8. Число п , записанное в счетчике 8 во врем  прихода сигнала с компара тора 4, определ етс  из выражении n.lVt. где К - коэффициент пропорциональ ности ; напр жение на посто нное ходе интегратора 1; i - врем  интегрировани ; врем  начала и окончани  1 -го цикла измерени ; напр жение сигнала, среднее значение которого необходимо определить . Технико-экономический эффект достигаетс  повьплением точности определени  среднего арифметического значении. Формула изобретени  Устройство дли определени  среднего арифметического значении, содержащее генератор импульсов, выход которого подключен к первому входу элемента И, второй вход которого соединен с выходом компаратора,интегратор, вход которого  вл етс  первым входом устройства , и счетчик, счетный вход которого подключен к выходу элемента И, отличающеес  тем, что, с целью повышени  точности, в него введены два дополнительных интегратора и ключ, при этом выход интегратора подключен к первому входу первого дополнительного интегратора, второй вход которого объединен со входом установки в ноль счетчика и соединен с выходом ключа, первый вход которого объединен с первым входом компаратора и подключен к выходу первого дополнительного интегратора, второй вход компаратора соединен с выходом второго дополнительного интегратора, вход которого  вл етс  вторым входом устройства, а выход компаратора подключен ко второму входу ключа. Источники информации, прин тые во внимание при экспертизе: 1. Авторское свидетельство СССР 444219, кл. U06 Q 3/00, 1974. VALUES of the second additional integrator, whose input is the second input of the device, and the comparator output is connected to the second key input. The drawing shows the block diagram of the described device. It contains integrator 1, additional integrators 2 and 3, comparator 4, key 5j element 6, pulse generator 7 and counter 8. Integrators 1 and 2 are connected in series, and outputs of integrators 2 3 are connected to the inputs of comparator 4 Output of comparator 4 via key 5 is connected to the integrator 2 and one of the inputs of the element Ib, the second input of which is connected to the output of the pulse generator 7, and the output to the input of the counter 8. The output of the key 5 is connected to the reset bus of the counter 8, and the output of the comparator 4 is the source ready signal of the next cycle of deduction laziness. After supplying the input signal U to the integrator, and a constant voltage to the input of the integrator 1 (Jg I, the integrator 2 starts integrating the linearly increasing voltage Ugbix. Coming from the output of the integrator 1. until the output will not become equal to the voltage Ug, at the output of the integrator 3. At the moment of equality of the voltages, the comparator 4 outputs a signal to the key 5, which restores the integrator 2 and the counter 8 to its original state. And b, as a result of which the supply of impulses stops From the generator 7 to the counter 8. At the same time, from the output of the comparator, a signal is read from the result of the counter 8. The number n recorded in the counter 8 at the time of arrival of the signal from the comparator 4 is determined from the expression n.lVt. proportionality; voltage across a constant across integrator 1; i — integration time; start and end time of the 1st measurement cycle; voltage of the signal whose average value is to be determined. The technical and economic effect is achieved by determining the accuracy of the arithmetic mean value. The invention The device for determining the arithmetic average value, containing a pulse generator, the output of which is connected to the first input of the element And, the second input of which is connected to the output of the comparator, the integrator whose input is the first input of the device, and a counter, the counting input of which is connected to the output of And, characterized in that, in order to improve accuracy, two additional integrators and a key are entered into it, and the integrator output is connected to the first input of the first additional integrato a, the second input of which is connected to the meter zero input and connected to the output of the key, the first input of which is combined with the first input of the comparator and connected to the output of the first additional integrator, the second input of the comparator connected to the output of the second additional integrator whose input is the second input device, and the comparator output is connected to the second key input. Sources of information taken into account in the examination: 1. USSR Copyright Certificate 444219, cl. U06 Q 3/00, 1974. 2. Авторское свидетельство СССР № 418865, кл. 0,06 G 3/00, 1972.2. USSR author's certificate number 418865, cl. 0.06 G 3/00, 1972.
SU762380997A 1976-07-01 1976-07-01 Arrangement for determining arithmetical mean SU637831A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762380997A SU637831A1 (en) 1976-07-01 1976-07-01 Arrangement for determining arithmetical mean

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762380997A SU637831A1 (en) 1976-07-01 1976-07-01 Arrangement for determining arithmetical mean

Publications (1)

Publication Number Publication Date
SU637831A1 true SU637831A1 (en) 1978-12-15

Family

ID=20668756

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762380997A SU637831A1 (en) 1976-07-01 1976-07-01 Arrangement for determining arithmetical mean

Country Status (1)

Country Link
SU (1) SU637831A1 (en)

Similar Documents

Publication Publication Date Title
SU637831A1 (en) Arrangement for determining arithmetical mean
GB1493896A (en) Electronic time and temperature measuring system
SU556325A1 (en) Device for measuring continuous physical quantities
SU555342A1 (en) Device for measuring rotational speed
SU809033A1 (en) Device for measuring time intervals
SU676972A1 (en) Digital harmonic signal period meter
SU811158A1 (en) Digital instanteneous value phase meter
SU552670A1 (en) Device for forming measurement interval
SU822327A1 (en) Pulse repetition frequency multiplying device
SU960843A1 (en) Entropy determination device
SU932420A1 (en) Relative square pulse duration digital meter
SU1057876A1 (en) Phase meter
SU903919A1 (en) Graphic information readout device
SU473114A1 (en) Digital Integrating Voltmeter
SU798831A1 (en) Frequency multiplier
SU398986A1 (en) DIGITAL MEASURING AND COMPUTING DEVICE
SU949808A1 (en) Phase shift to time interval converter
SU690341A1 (en) Device for measuring shaft power and acceleration
SU495674A1 (en) Voltage multiplying device
SU1200188A1 (en) Digital meter of measured frequency deviation from nominal rating
SU966660A1 (en) Device for measuring short pulse duration
SU508748A1 (en) Digital power meter
SU723569A1 (en) Computing device
SU450112A1 (en) Method for digital measurement of instantaneous frequency of slowly varying processes
SU607162A1 (en) Device for measuring frequency variation rate