SU596964A1 - Вычмслительное устройство - Google Patents

Description

Изобретение относитс  к области вычислительной и измерительной техники.

Известны вычислительные устройства, в которых с целью выполнени  множитапьноделительных операций над многими входными сигналами используютс  посЛедовательно-параллельно соединенные множительно-делительные блоки.

Одно из известных устройств содержит .общий импульсный трансформатор, первична  обмотка которого воспринимает выходные импульсы временного модул тора, а вторичные обмотки управл ют ключевыми триодами амплитудных модул торов -vi в том числе амплитудного модул тора, входащего в состав временного модул тора. Каждый из амплитудных модулеторов содержит ключевой триод, выходной делитель напр жени  и выходной резисторно-емкостиой фильтр.

Другое известное устройство содержит два компаратора, два входа первого из которых и один вход второго соединены с источниками аходных сигналов, и фильтр, выход которого соединен со вторым входом второг компаратора. Кроме того, устройства содер«

жит фиксатор напр жени , входы которого соединены с выходами компараторов, а выход подключен ко входу фильтра.

Известно также наиболее близкое по технической сущности к данному изобретению вычислительное устройство, содержащее нечетное число множительно-делительных блоков , пара информационных входов каждого из которых  вл етс  входами устройства, кроме последнего множительно-делительного блока, в котором один из информационных входов  вл етс  выходом устройства, управл ющий выход каждого нечетного множительно-делительного блока, кроме последнего,

соединен с первыми управл ющими входами собственного и последующего четного множительно-делительного блока, управл ющий выход каждого четного множительно-делительного блока соединен со вторыми управл юшими входами собственного и последующего нечетного множительно-делительного блока, а управл ющий вход последнего множительна-делительного блока соединен с собственным первым управл ющим входом,

Claims (1)

1. с .вторым управл ющим входом первого -множительно-делительного блока и с выходом устройства. Основными недостатками указанных известных устройств  вл ютс  низка  точность надежность и технологичность, обусловленные зависимостью разброса параметров элементов , их .характеристик и коэффициГента передачи от изменени  температуры. Цель изобретани  в повышении точности, технологичности и надежности устройства за счет термокомпёнсации при больших управл ющих сигнала , температурной стабилиоации коэффициентов передачи управл емых провод и мост ей, их характеристик и разброса параметров элементов при изменении температур. Это достигаетс  тем, что каждый множи« твльно-делительный блок содержит термоком пенсируюшйе и резистивиые элементы и эле меиты с управл емой проводимостью, соединенные Б две терморезистивных моста, св занных общим терморезистивным плечом, два линейных преобразовател , выходы которых св заны с управл ющим входом соответствующего элемента с управл емой про- водимостью, параллельно каждому из которьг включен термокомпенсируюший элемент, а также усилитель и компаратор, входы которого соединены с первыми выводами элементов с управл емой проводимостью, включенными в одно из плеч соответствующего терморезистивного моста, вторые выводы элементов с управл емой проводимостью, вывод общего терморвзистивного плеча и один вывод диагонали каждого терморезистив ного моста, соединены с шиной нулевого потенциала , другие вьюоды диагоналей терморезистивных мостов соединены с информационными входами .множитеоьно делительно го блока, выход компаратора через усилител св зан с управл ющим выходом множительно делительного блока, а входы линейных преобразователей подключены соответственно к первому и второму управл ющим входам множительно-делительного блока. На чертеже представлена принципиальна  схема вычислительного устройства, выполненна  согласно данному изобретению. Устройство содержит множительно-делительные блоки 1, информационные входы 2 устройства, выход 3 устройства, линейные преофазователи 4, 5, элементы 6, 7 с управл емой проводимостью, термокомпенсирук шие элементы 8, 9, компаратор 10, усилитель 11, резистивные элементы 12, 13, 14, 15, терморезистивное плечо 16, содержащее резистор 17 и терморезистор 18, управл ющий выход 19 множительно-делительного блока, первый 20 и второй 21 управл юшие входы множительно-делительного блока. Работает устройство следуюшим образом. Все множительно-делительные блоки 1 образованы двум  терморезистивными -мостами , причем последний множительно-делитёльный блок 1 отл1гчаетс  от всех предьвду.гци,х способам формировани  компенсационных сих налов. . В множительно-делительных блоках 1, кроме последнего, формирование компенсационного сигнала осуществл етс  соединением управл ющего выхода 19 через линейный преобразователь 4 к входу элемента 6 с управл емой проводимостью, которому параллельно подключен термокомпенсируюишй элемент 8. Один из выходов элемента с управл емой проводимостью 6 подключен к первому входу компаратора 10, ко второму входу которого присоединен один из выходов элемента с управл емой проводимостью 7, параллельно зашунтированного термокомпеасйруюшим элементом 9. Под действием входных сигналов Xj и У| , подключенных к входам 2 устройства и управл ющих сигналов S (6)5 вьфабатьшаемых элементами .с управл емой проводимостью 6 и 7, условие компенсации примет вид %бСеОГЛй()у, « 5Х)ТГЛ..()чДО (1 :i ч ич /ai i 1/59 Из выражени  (1) следует, что вс кое изменение входных информационных перемениых , S(0V вызывает разбаланс множитедьно-делительных блоков, 1. При этом, компенсационна  цепь вьфабатываетуправл ющий сигнал ® , который, воздейству  на элементы 6, 7 с управл емой проводимостью , приводит множнтельно-делительные блоки 1 в равновесное состо ние. В последнем множительно-делительном блоке 1 управл ющий выход 19 соединен через линейный преобразователь 4 с элемеН том управл емой проводимости бисоевннав с выводом диагонали выходного терморезистивного моста, обща  точка резисторов 14, 15, к которому подключен вьпсод 3 устройства . Такое соединение позвол ет реализо- вать компенсатор выходного сигнала элементом с управл емой проводимостью 7, т.е. .r,M).i Ss С9 атти Tslg где ,2, - выходной сигнал. Параллельное включение термокомпвнеирующих элементов 8, 9 и терморезистора 18 соответственно к элементам с управл емой проводимостью 6, 7 и резистору 17 обеспечивает термокомпенсацню и термостабилиза- цию положени  рабочей точки и снижение ВЛИЯНИЯ разброса параметров в диапвзоне изменени  температуры и оцениваетс  коэф фи.цие.нтом температурлс-й нестабильности. TCt) timf (бЭу, , лТ, Aet)ft 1, где У уз изменение выходного тока элементов с управл емой проводимостью пр посто нных уровн х входных информационны сигналов в диапазоне температур. ЬДТ- температурное смещение вхо ной характеристики элементов с управл емо проводимостью. Лкэ. - изменение коэффициента пер дачи между терморезистивными спаренными мостами в диапазоне температур. При воздействии на множительно-делитеп ные блоки 1 входных информационных сигналов л,... , yV- Угп управл ющих сигналов б,,..;б,-,,е..,/ ottrnacuo условию (1, 2) подучим систему: уравнений вида: se(eoT4-TeCt;))) в Те (П) 3 ie-a)f в )ч, Sei anVT -TeCnnl- in V ei Ts-TgCt nV tl , вСвгпмУГцТв11%„.,Уй Ч eVn)TB flCtlnMll in . где.5,.сао...5б1йг1.-1)« (aV,, ре гулнруемые коэффициенты передачи элемен« тов 6 и 7 с управл емой проводимостью при воздействии на них управл ющих с гна- лов в,... ваг,+4 и 9,-ва., )f. fg - коэффициенты передачи линей ных преобразователей. Vt }... ТаПг,.0 и Тд С1Л ...TgCt-,,) коэффициенты температурной нестабильности . Принима  во внимание, что в множитель но-делительных блоках 1 коэффициенты передачи SCS элементов 6 и 7 с управл емой вроводимостью идентичны и, реша  систему (3) относительно Е , где 1 выходной сигнал окончательно получим: « )..ТаСП„)-Т,(Ц,,,.х...х, T4-TattMTeCtl)..r8Li% Ta(n..VVazy ir.;T9(ttVTa( ri. niui TцT8.tПT8UЧt 40 l-i 1 -конструктивна  посто нна . Таким образом, данное вычислительное устройство осуществл ет множительно-дели тельные операции со многими вводными си налами и обладает повышенной точностью работы, технологичностью и высокой надежи остью. Формула изобретени  Вычислительное устройство, содержащее ннчетное число множительно-делительных блоков, пара информационных входов каждого из которых  вл етс  входами устройства , кроме последнего множительно-делительного блока, в котором один из информационных входов  вл етс  выходом устройства , управл ющий выход каждого нечетного множительно-делительного блока, кроме последнего, соединен с первыми управл ющими входами собственного ч последующего четного множительно-делительного блока, управл ющий выход каждого четного мне жительно-дэлительного блока соединен со вторыми управл ющими входами собственного и последующего нечетного множительно-делительного блока, а управл ющий вход последнего множительно-делительного блока соединен с собственным первым управл ющим входом, с вторым управл к .щим входом первого множительно-делительиого блока и с выходом устройства, отличающеес  тем. Что, с целью повышени  точности, технологичности и надежности устройства, в нем каждый множ.ительно-делительный блок содержит термококшенсирующие и резистивные элементы и элементы с управл емой проводимостью, соединенные в два терморезистивных моста, св занных общим терморезистивным плечом, два линейных преобразовател , вьгходы которых св заны с управл ющим входом соответствующего элемента с управл емой проводимостью , параллельно каждому из которых включен термокомпенсирующий элемент, а также усилитель и компаратор, входы которого соединены с первыми выводами эл менментов с управл емой проводимостью, включенными в одно ,i3 плеч соответствующего терморезистивного моста, вторые выводы Элементов с управл емой проводимостью, вывод общего терморезистизного плеча и один вывод диагонали каждого терморезистивного моста соединены с шиной нулевого поте1шиала, другие выводы диагоналей терморезистивных мостов соединены с информационными входами множительнэ-делитель- ного блока, выход коктаратора через усилитель св зан с управл ющим выходом множительно-делительного блока, а входы линейных преобразователей подключены соответственно к первому н второму управл ющим входам множительно-делительного блока.