SU578657A1

SU578657A1 - Permanent memory

Info

Publication number: SU578657A1
Application number: SU7402089020A
Authority: SU
Inventors: Вячеслав Яковлевич Кремлев; Генрих Иванович Стороженко; Юрий Иванович Щетинин
Original assignee: Предприятие П/Я В-2892
Priority date: 1974-12-30
Filing date: 1974-12-30
Publication date: 1977-10-30

Description

pa соответственно к разр дной шине X н чнслевой шине У.pa, respectively, to the bit bus X and the left tire U.

При подаче на входы 2-4 и б-8 адресного кода выборки на одной п числовых шин 13 возникает высокий уровень наир жепи , а на одной или более разр дны ч шин 16 создаетс режим высокого выходного соиротивлени . При наличии генератора тока как элемента св зи накопител выбранна числова шинаWhen the address code of the sample is fed to the inputs 2-4 and b-8, a high level of pressure is generated on one n numerical tires 13, and a high output matching mode is created on one or more bits of the tires 16. In the presence of a current generator as an element of communication of the accumulator, a numerical bus is selected.

13оказываетс соединенно с разр дными шинами 16 и базами ключевых транзисторов 14. Ключевые транзисторы открываютс и на выходах накопител по вл етс низкий уровень напр жени . Если св зь между выбранной числовой шиной 13 и разр дными шинами 16 отсутствует, т. е. генератор тока оборван, то соответствуюшие ключевые транзисторы 14 оказываютс закрытыми, что соответствует высокому уровню напр жени на выходах накопител . Таким образом, наличие или отсутствие генератора тока в качестве элемента св зи между числовыми и разр дными шинами накопител позвол ет записывать логические уровни «О и «1.13 appears connected to the bit buses 16 and the bases of the key transistors 14. The key transistors open and a low voltage level appears at the drive outputs. If the connection between the selected numerical bus 13 and the bit buses 16 is absent, i.e., the current generator is broken, the corresponding key transistors 14 are closed, which corresponds to a high voltage level at the drive outputs. Thus, the presence or absence of a current generator as an element of communication between the numerical and bit buses of the storage device allows recording the logic levels "O and" 1.

В схеме, приведенной на фиг. 2, при по влении на одной из числовых шии 13 высокого уровн напр жени база-эмиттерные переходы транзисторов 15 окажутс смешенными в пр мом направлении. Если разр дные шины, с которыми соединены колекторы транзисторов 15 и база ключеных транзисторов 14 находитс в режиме высокого выходного сопротивлени , ток коллекторов транзисторов 15 поступает в базу ключевых транзисторовIn the circuit shown in FIG. 2, when a high voltage level appears on one of the digital lines 13, the base-emitter transitions of the transistors 15 will be mixed in the forward direction. If the bit buses to which the collectors of transistors 15 are connected and the base of the connected transistors 14 is in the high output impedance mode, the collector current of the transistors 15 enters the base of the key transistors

14и на выходах накопител по вл етс низкий уровень напр жени . Отсутствие транзнсгоров между выбранными числовой шиной 13 и разр дными шинами 16 исключает отпирание транзисторов 14, что соответствует высокому уровню напр жени на выходах накопител 12. Таким образом, наличие или отсутствие транзисторов 15 в качестве элементов св зи между числовыми и разр дными шинами накопител позвол ет записывать логические уровни «О и «1.14 and a low voltage level appears at the drive outputs. The absence of transconnectors between the selected numerical bus 13 and the bit buses 16 eliminates the unlocking of the transistors 14, which corresponds to a high voltage level at the outputs of the accumulator 12. Thus, the presence or absence of transistors 15 as elements of the connection between the number and bit buses of the accumulator write logical levels “O and“ 1.

Предлол енное посто нное запоминаюш,ее устройство может быть реализовано по планарно-эпитаксиальной технологии, используемой при изготовлении полупроводниковых интегральных схем.The pre-molded constant memory, its device can be implemented by planar-epitaxial technology used in the manufacture of semiconductor integrated circuits.

Claims

1. Permanent memorized, its device containing input decoders in X and Y coordinates, the outputs of which are connected to the corresponding inputs of the matrix type accumulator, the outputs of which are connected to the inputs of the read amplifiers, bit, number and output buses, characterized in that In order to improve the reliability of the device, it contains key elements, for example, pnp (pnp) transistors, the bases of which are connected to bit buses, collectors to output, and emitters combined.

2. The device according to claim 1, characterized in that the communication elements of the matrix type accumulator are in the form of a current generator.

Sources of information taken into account in the examination 1. US Patent No. 3529299, cl. 340-173, 1973.

No

/

LL

; /

41

/four

-Y

/ Jm-

/

y,