SU570088A1

SU570088A1 - Устройство дл цифровой магнитной записи

Info

Publication number: SU570088A1
Application number: SU7602348993A
Authority: SU
Inventors: Гедиминас-Повилас Повило Вейверис; Константинас Пятро Жукаускас
Original assignee: Институт Физики И Математики Ан Литовской Сср
Priority date: 1976-04-15
Filing date: 1976-04-15
Publication date: 1977-08-25

Description

(54) УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ МАГНИТНОЙ ЗАПИСИ

1

Изобретение относитс к приборостроению , в частности к устройствам, которые могут быть использованы дл магнитной записи сигналов цифровой информации,

Известно устроТйс.тво дл магнитной записи сигналов цифровой информации, выполненное с р дом логических схем и интегратором, на который подаетс сигнал гребенчатой , который в дальнейшем проходит чёрез; блоки вычит тани и делени {l , Разностный сигнал детектируетс и пропускаетс через низкочастотный фильтр. Качество записанной таким устройством информации достаточно высоко, но daMO устройство сложно по своей схеме, что усложн ет его эксплу;атацию и Наладку, а также требует больших энергозатрат.

Еще более высокой помехоустойчивостью обладает устройство, в котором используютс преобразователи полученных сигналов 2j. Но за счет введени дополнительных блоков это устройство оказываетс еще более знергоемким и менее надежным в эксплуатации.

Наиболее близким по техническому решению к предлагаемому вл етс устройство дл цифровой магнитной записр} содержащее последовательно соединенны

генератор несущей частоты, фазовый манипул тор, канал записи - воспроизведени информации и синхронизатор, а также отдельно формирователь кодовых импульсов з, Но это устройство не обладает достаточно высокой помехоустойчивостью при воспроизведении снг:налов цифровой магнитной записи.

Цель изобретени - повышение помехоустойчивости устройства при воспроизведении сигналов цифровой магнитной записи.

Дл этого предлагаемое устройство снабжено последовательно соединенными триггером, формирователем синхроимпульсов , блоком управлени , интегратором , блоком абсолютной величины сигнала и пороговой схемой, включенными между выходсл синхронизатора и первым входом формировател кодовых импульсов, а также параллельной цепочкой , включенной между выходом канала записи-воспроизведени и вторым входсш интегратора, одна ветвь которой состоит из посл едовательно соединенных инвертора и первого вентил , а из второго вентил , при этом вторые входы обоих вентилей соединены с разными выходами триггера, а второй вход

формировател кодовых импульсов - с выходом формировател синхроимпульсов

На чертеже приведена структурна схема описываемого устройства.

Генератор несущей частоты 1 через последовательно соединенные фазовый манипул тор 2 и канал записи-воспроизр ведени 3 подключен одновременно к инвертору 4, синхронизатору 5 и вентилю 6, который вместе с вентилем 7 подключен к разным выходам триггера 8 Выходы обоих вентилей нагружены на интегратор 9, второй вход которого через блок управлени 10 св зан с формирователем синхроимпульсов 11. Выход

интегратора через последовательно соединенные блок абсолютной величины сигн-ала 12 и пороговую схему 13 св зан с первым входом формировател кодовых импульсов 14, второй вход KOTO рого подключен к выходу формировател синхроимпульсов 11,

Прохождение сигнала и работа схемы основаны на создании генератором |L синусоидального напр жени , которое одновриленно с входным ригналом -.пбступающим через входной зажим 1В, фазовый манипул тор приходит на канал 3 записи-воспроизведени цифровой информацк I. Дл использовани всех составл ющих, заложенных в сигнале , вышедшем из канала 3, этот сигнал подаетс одновременно сразу же нЬ вентиль б, который управл етс работой триггера 8, на инвертор, 4, который подает этот же сигнал, но только уже проинвертированный на вентиль 7, и на синхронизатор 5, от работы которого зависит режим триггера 8. Работой интегратора управл ет блок 10, который св зан с сигналами, формируеммыми в формирователе синхроимпульсов От последовательности импульсов, поступивших с формировател 11, зависи работа канала, состо щего из интегратора ,, блока абсолютной величины сигна ла, пороговой схемы и формировател кодовых импульсов . В результате интегрированные значени сигнала практически мало завис т от компонент аддитивтного шума, что и вызывает повышенну помехоустойчивость устройства при воспроизведении сигналов цифровой информации .

Относительна простота схемы описанного устройства при наличии практически не ощутимых аддитивных шумов вл етс преимуществом этого устройства по сравнению с устройствами аналогичного назначени .

Claims

1.Патент Японии № 25932, кл. 102 Е 32, опубл. 1963.

2.Патент Японии 18245., кл. 102 g 333, опубл. 1973.

3.Авторское свидетельство 2538171 кл. G11 В 5/09, 1968.

--™ja