SU564607A1 - Устройство цифрового регулировани фазы в широком диапазоне частот - Google Patents

Устройство цифрового регулировани фазы в широком диапазоне частот

Info

Publication number
SU564607A1
SU564607A1 SU7402062124A SU2062124A SU564607A1 SU 564607 A1 SU564607 A1 SU 564607A1 SU 7402062124 A SU7402062124 A SU 7402062124A SU 2062124 A SU2062124 A SU 2062124A SU 564607 A1 SU564607 A1 SU 564607A1
Authority
SU
USSR - Soviet Union
Prior art keywords
phase
inputs
voltage
quadrature
sinusoidal
Prior art date
Application number
SU7402062124A
Other languages
English (en)
Inventor
Леопольд Михайлович Березницкий
Original Assignee
Предприятие П/Я Г-4172
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4172 filed Critical Предприятие П/Я Г-4172
Priority to SU7402062124A priority Critical patent/SU564607A1/ru
Application granted granted Critical
Publication of SU564607A1 publication Critical patent/SU564607A1/ru

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Control Of Ac Motors In General (AREA)

Description

1
Изобретение относитс  к радиотехнике, предназначено дл  программного цифрового изменени  начальной фазы синусоидального напр жени  в автоматизированных системах контрол  радиоэлектронного оборудовани , может быть использовано в автоматическихинформационно - измерительных системах , а также в автоматических фаэо -когерентных системах контрол , управлени  и св зи..
Известно устройство цифрового регулировани  фазы в широком диопазоне частот содержащее квадратурный расщепитель фазы , состо щий из двух логарифмических преобразователей фазы с объединенными
входами, двух движковых активных делителей напр жени , первые входы которых соединены с выходами логарифмических преобразователей фазы квадратурного расщепител  фазы, вторые входы подключенык щин нулевого потенциала, подвижные контакты делителей подключены ко входам суммирующего каскада ij .
Основные недостатки известного устройства : - низкое быстродействие из-за наличи  в схеме, активных делителей напр -жени  с движковой установкой и фиксировй нием коэффициентов делени  амплитуд фазорасщепленных составл ющих путём изменени  составл ющих сопротивлений относительно нулевого потенциалавручную или электромеханическим приводом, что составл ет сотнк миллисекунд времени;
- мала  точность, обусловленна  низкой разрешающей способностью потенциометрической-установки коэффициентов делени  двух напр жений, ошибками механической редукции привода и градуировочной шкалы индикации регулируемого фазового сдвига, а также большой ошибкой установк фазовых сдвигов,-особенно в пределах фазовых значений 45 135° 225,°315° и в пределах OJ 90° 180,27 0°, вызванной изменением сопротивлений в-подвижных контактах потенциометров ( вл ющихс  aKt тивными депител ми напр жени ) относительно точек нулевого потенциала, которые при регулировке фазового сдвига измен ютс  квадратурно от полного номинального значени  сопротивпсзни  каждого дели{ .Пй до нул  (движок смещаетс  по потен- циометрическому депитепю в точку эемп  например, при значени х фазового сдвига О и 90°, что оказывает шунтирующее вли ние на суммирующий каскад, внос  ощибку квадратурного изменени  амплитуд рас-, щеппенных сигн-алов; - невозможность использовани  в системах автоматического контрол , управпе-, ни  и св зи с управл ющей ЦВМ дл  работы в реальном масштабе машинного времени по заданной циклограмме в соо,- ветствии с требуемым дл  процессов автоматического контрол  и управлени  быстродействием . Цель изобретени  - повышение быстродействи  и точности регулировани  - дост1-п аетс  тем, что в устройства цифрового регулировани  фазы в щироком диапазоне частот, содерлсащее регистр, расщепитель фазы, коммутатор, коммутирующие входы которого подключены к выходам расщепител  фазы, а управл ющий вход подютючен к одному из выходов регистра, суммирующий , каскад, введены два преобразовател  код - напр жение, входы этапонных напр жений которых подключены к выходам коммутатора, а выход каждого из преобразователей подключен к cooтвeтcтвyющe y входу суммирующего каскада, выход которого  вл етс  выходом устройства. На чертеже приведена структурна  схем устройства. Квадратурный расщепитель фазы 1, преобразующий входное синусоидальное напр жение путем его расщеплени  на два синусоидальных напр жени , взаимно сдвинутых по фазе на 90 во всем рабочем диапазоне частот, состоит из двух логарифмических преобразователей фазы 2 и 3, входы которых объедине11Ы вм.есте, а вы . ходы,  вл  сь раЗнофазовыми выходами рас щепител , подключены к соответствующим коммутирующим входам коммутатора квадрантов 4, В качестве преобразователей фазы расщепител  1 применены операционные логарифмические усилители с фазорасшепл ющими цепочками, имеющими посто нные коэффициенты передачи в рабочем диапазоне часто т. Коммутатор квадрантов 4 предназначен дл  программного автоматического переклю чени  расп1еппенных по фазе квадратурных синусоидальных. напр жений с разнофазо- вых выходов расщепител  фазы 1 на входы эталонных напр жений преобразователей код - напр жение, что обеспечивает фа&о вый сдвиг на 180 , расщир   диапазон фа зовращени  до 360° j коммутатор состоит из быстродействующих герконовых реле. которые подключены, к регистру пам ти 5. Дп  более скорого переключени  квадрантных фазовых значений (с J мсек до 1 мксек) вместо герконов можно использовать известньгй элемент электронной аналоговой коммутации. Регистр пам ти 5 предназначен дл  воспри ти  от ЦВМ или пульта управлени  двоичного кода установки фазового сдвига между входным и выходным синусоидальными напр жени ми предлагаемого устройства цифрового регулировани  фазы, дл  хранени  этого кода и дл  обеспечени  воздействи  кодом на преобразователи код - напр жение , дл  создани  детерминированных приращений упом нутого фазового сдвига, автоматически измен емых пропорционально записанному в регистр 5 коду; он состоит из (р + к) статических триггеров, объедин юuinx две группы по Р/2 триггеров в каждой , и одной дополнительной группы из К триггеров, необходимых дл  управлени  KOMivfyTaTOpOM квадрантов 4. Преобразователи код - напр жение 6 и 7 предназначены дл  программного быстрого изменени  уровней (амплитуд) расщепленных по фазе с помощью расщепител  1 синусоидальных напр жений, поступающих на соответствующие входы эталонный напр жений преобразователей, пропорционально кодам установки уровней. Каждый преобразователь сохран ет свое выходное сопротивление во всем диапазоне преобразовани  уровней, так как содержит многоразр дные резисторные делители 8 и 9 и .поразр дно св занные с ним логические .-шючевые схемы 10, 11 стробировани  синусоидальных напр жений и потенциалов земл  на разр дные входы делителей 8 , 9 соответственно набранным по программе в регистр пам ти 5 кодовым сочетани м единичных и нулевых потенциалов, воздействующих на разр дные входы преобразователей 6 и 7, к которым подключены разр д.ные выxqnbi регистра пам ти 5. Суммирующий каскад 12 предназначен дл  сложени  на общей нагрузке двух си1 усоидальных напр жений - синфазного и квадратурного, амплитуды которых измен ютс  с помощью преобразователей коднапр жение 6 и 7 в заданном кодами отнощении , которое в рассматриваемом примере  вл етс  силу с но-косинусным. Входы суммирующего каскада 12 подключены к выходам преобразователей код- напр жение 6 и 7, Логарифмические преобразоватепи фазы 2 и 3, предназначенные дл  расщеггпени  входного синусоидального напр жени  на два напр жени , наход щиес  в фмоорюй квадратуре относитепьно друп друга и преобразованных , например, по логарифмическому закону, выпопнены по известным- схемам . Логические ключи квадратурного и синфазного сигналов 10 и 11 предназначены дл  стробировани  синусоидальных напр жений , соответственно синфазного и квад ратурного, и потенциалов земл  на разр дные входы многоразр дных резисторных делителей 8 и 9 в соответствии с набранным по программе -в регистр пам ти 5 кодовым сочетанием единичных и нулевых потенциалов} быстродействующие логически электронные ключи, коммутирующие аналрг вые сигналы с помощью импульсных (потенциальных ) сигналов управлени , выполнены по известным схемам. Резисторные делители 8 и 9 предназначены дл  весового сложени  синусоидаль ных напр жений, поступающих на их многоразр дные входы по программно в„ бранны сочетани м разр дных входов каждого делител  и дл  формировани  синфазного и квадратурного синусоидальных напр жений с программно обработанными амплитудам по методу цифрового весового преобразовани . Предлагаемое устройство цифрового ре-гулировани  фазы синусоидального напр же ни  в .широком диапазоне частот работает следующим образом. В регистр пам ти записываетс  из ЦВМ или пульта управлени  двоичный код - W ,, установки фазового сдвига Vpgj, между (Jи в виде где: Ny - код установки уровн  (амплиту ды) синфазного расщеппенного синусоидального напр жени  j Ny - код установки уровн  (амплитуды ) квадратурного расщепленного синусоидального напр жени ; N1 - код управлени  коммутатором 4 дл  подключени  выходов преобразоватеглей фазы 2 и 3 расщепит911Я 1 соответственно ко входам преобразователей 6 и 7 при установке фазовых сдвигов от О до 9О°, или - соответственно ко входам преобразователей 7 и 6 при установке фазо вых .сдвигов от 90 до 270 , или соответственно - ко входам преобразователей 6 и 7 при установке фазовых сдвигов от 270 до ЗОО°. Входное синусоидальное напр жение U. поступает в квадратурный расщепитель фаэы 1, где ггреобразуютс  преобразовател - ми 2 и 3 по riorap(MH4ecKONfy закону фазы два квадратурно расщепленных по фазе синусоидальных напр ).ений. С разнофазовых выходов расщепител  1 квадратур.но расщепленные по фазе син. соидапьные напр жени  U, коммутатор 4 поступают на соответствующие входы преобразователей 6 и 7 в зависимости от состо ни  коммутатора 4, определ емого кодом N дл  выбра шых по программе значений фазовых : соответствующем..квадранте (О - 90 , 270-360°или 90-270°). Преобразователи код - напр жение 6 и 7, на входы эталонных напр жений которых поступают синусоидальные фазо-квадратурные напр жени  с одинаковыми амплитудами, преобразуют эти амплитуд.ные х значени  по синусно-косинусному закону в соответствии с программой цифрового управлени  преобразовател ми , задаваемой кодами N,. . Суммирующий каскад 12 ,складывает на активной нагрузке расщепленньзе по фазе синусоидальные напр жени  с квадратурно преобразованными амплитудами, и на его выходе образуетс  равнодействующее выходное синусоидапьное напр жение, сдвинутое по фазе относительно входкого на автома тически устанавливаемую величину регулируемого фазового сдвига; при этом начальный фазовый сдвиг может компенсироватьс  программно. Предпагаемое устройство можно построить и с противофазным расщеплением входного синусоидаиьного налр жекнк, так как коммутатор 4 обеспечивает раз- личные варианты подключени  разнофазовых выходов .расщепител  1 к преобразовател м 6 и 7 ; при этом суммирующий каскад совмещает и функцию фазос двигающей цепи + 45 и - 45 дл  складывающих составл ющих в рабочем диапазоне частот. Устройство цифрового регулировани  фазы си.лусои;1ального напр жени  в широком диапазоне частот по сравнению с известными устройствами дает С)1едующий положительный эффект ; - построение дискретнологической цифровой структуры синуснокосинусного преобразовани  ; амплитуд синусоидальных фазоквадратур 1ых ;ндпр жений по более экономич.ной и простой схеме на интегральных логических микроэлементах вычислительной техники, что искт чает.использование си.нусно - косинусных вращающихс  трансформаторов, потенциометров с различ.ными переключател ми, а также электромеханических устройств прецизионного управлени . при этом более чем на четыре пор дка повыщаетс  быстродействие, а точность преобразовани  улучшаетс  не менее
SU7402062124A 1974-08-26 1974-08-26 Устройство цифрового регулировани фазы в широком диапазоне частот SU564607A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU7402062124A SU564607A1 (ru) 1974-08-26 1974-08-26 Устройство цифрового регулировани фазы в широком диапазоне частот

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU7402062124A SU564607A1 (ru) 1974-08-26 1974-08-26 Устройство цифрового регулировани фазы в широком диапазоне частот

Publications (1)

Publication Number Publication Date
SU564607A1 true SU564607A1 (ru) 1977-07-05

Family

ID=20596703

Family Applications (1)

Application Number Title Priority Date Filing Date
SU7402062124A SU564607A1 (ru) 1974-08-26 1974-08-26 Устройство цифрового регулировани фазы в широком диапазоне частот

Country Status (1)

Country Link
SU (1) SU564607A1 (ru)

Similar Documents

Publication Publication Date Title
US3250905A (en) Synchro to digital converter
US3277464A (en) Digital to synchro converter
SU564607A1 (ru) Устройство цифрового регулировани фазы в широком диапазоне частот
US3789391A (en) Course/fine synchro altimeter converter
US3521270A (en) Method and apparatus for the interpolation of a periodic sequence of information
US3255448A (en) Angular displacement phase shift encoder analog to digital converter
US3622770A (en) Straight line segment function generator
US2558430A (en) Polynomial equation solver
US3246241A (en) Variable phase shifter with internal readout
US3504361A (en) Shaft position indicating arrangement for synchros and the like
US3277695A (en) Vibration analyzer
US3440644A (en) Synchro-to-digital converter
US3042307A (en) Trigonometric function generators
US3646337A (en) Apparatus for processing angular data
US4072940A (en) Digital to analog resolver converter
US3987434A (en) Angular deviation signal generator
US2967017A (en) Digital to analog converter of angular values
US3480946A (en) Successive approximation rotary angle to digital converter
RU2289881C1 (ru) Способ преобразования кода системы остаточных классов в напряжение
US3523231A (en) Servomechanism including pulse train commands,pulse feedback from an optical encoder,and phase comparison means
US4119959A (en) Multi-bit function generator
US4277748A (en) Angle digitizer
US3171022A (en) Hybrid multiplier
US3631469A (en) Systems for comparing electrical signals
RU2289095C1 (ru) Устройство для измерения угловых перемещений