SU550626A1

SU550626A1 - DC Compensation Voltage Regulator

Info

Publication number: SU550626A1
Application number: SU1927659A
Authority: SU
Inventors: Николай Всеволодович Селиванов
Priority date: 1973-06-04
Filing date: 1973-06-04
Publication date: 1977-03-15

Description

де буферного транзистора из линейной области в область насыщени его коэффициент усилени по току резко падает, что приводит к ухудшению качественных показателей стабилизатора .When a buffer transistor goes from a linear region to a saturation region, its current gain drops sharply, which leads to a deterioration in the quality characteristics of the stabilizer.

Дл улучшени весогабаритных характеристик и уменьшени мощности рассеивани на регулирующем транзисторе в предлагаемом стабилизаторе буферный блок состоит по крайней мере из двух каскадов, каждый из которых выполнен по схеме составного транзистора , состо щего из основного и по крайней мере двух согласующих транзисторов, причем коллектор каждого из основных транзисторов через последовательную цепочку из двух резисторов соединен с коллектором регулирующего транзистора, эмиттер - с одним из выходных выводов дл подключени нагрузки, коллектор каждого из первых согласующих транзисторов через резистор подключен к точке соединени резисторов соответствующей последовательной цепочки, а эмиттер регулирующего транзистора соединен с базами вторых согласующих транзисторов.To improve the weight and size characteristics and reduce the power dissipation on the regulating transistor in the proposed stabilizer, the buffer unit consists of at least two stages, each of which is made up of a composite transistor consisting of a main transistor and at least two matching transistors, and the collector of each of the main transistors transistors through a series of two resistors connected to the collector of the regulating transistor, the emitter - with one of the output terminals for connecting the load The collector of each of the first matching transistors is connected via a resistor to the connection point of the resistors of the corresponding series circuit, and the emitter of the regulating transistor is connected to the bases of the second matching transistors.

На чертеже дана принципиальна электрическа схема описываемого стабилизатора.In the drawing, a schematic diagram of the described stabilizer is given.

Коллектор последовательного регулирую1цего транзистора 1 стабилизатора соединен с одним из входных выводов дл подключени питающей сети, эмиттер через буферный блок св зан с одним из выходных выводов дл подключени нагрузки, а база подключена к выходу усилител цепи обратной св зи на транзисторах 2 и 3 с источником 4 опорного напр жени на одном из входов и измерительным органом 5 на другом входе. Буферный блок состоит по крайней мере из двух каскадов, каждый из которых выполнен по схеме составных транзисторов, состо щих из основных 6 и 7 и двух согласующих 8, 9 и 10, II транзисторов. Коллектор .каждого основного транзистора через последовательную цепочку из резисторов 12, 13 и 14, 15 соединен с коллектором регулирующего транзистора 1. Кроме того, коллекторы согласующих транзисторов 8 и 10 через резисторы 16 и 17 подключены к точке соединени резисторов соответствующей последовательной цепочки.The serial control collector of the stabilizer transistor 1 is connected to one of the input terminals for connecting the supply mains, the emitter is connected to one of the output terminals for connecting the load through a buffer unit, and the base is connected to the output of the feedback amplifier on transistors 2 and 3 with source 4 the reference voltage at one of the inputs and the measuring body 5 at the other input. The buffer block consists of at least two stages, each of which is made according to the scheme of composite transistors consisting of 6 and 7 main transistors and two matching 8, 9 and 10, II transistors. A collector of each main transistor is connected via a series of resistors 12, 13 and 14, 15 to the collector of the control transistor 1. In addition, the collectors of matching transistors 8 and 10 are connected to the junction point of the resistors of the corresponding series circuit.

При таком выполнении схемы на основном регулирующем транзисторе 1 при максимальном токе нагрузки рассеиваетс незначительна мощность (определ ема необходимым током дл поддержани регулирующего транзистора в линейном режиме) и снижаетс требование но напр жению к регулирующему транзистору. Это достигаетс увеличением числа управл емых буферных блоков, что позвол ет уменьшить суммарную величину сопротивлени резисторов шунта, так как управл емые буферные блоки включены параллельноWith this design of the circuit, the main control transistor 1 at the maximum load current dissipates insignificant power (determined by the necessary current to maintain the control transistor in a linear mode) and the requirement for the control transistor is reduced. This is achieved by increasing the number of controlled buffer blocks, which allows reducing the total resistance value of shunt resistors, since controlled buffer blocks are connected in parallel

регулирующ,ему транзистору. Кроме того, включение транзисторов 6 и 7 при соответствуюн1ем условии выбора величины обратной св зи при номощи резисторов 12 и 16 или 14 и 17 позвол ет поддерживать коэффициент усилени по току практически посто нным в диапазоне расчетного тока нагрузки при минимальной .мощности рассеивани на транзисторах 1, 6 и 7, что обеспечивает высокие качественные параметры стабилизатора.adjusting it to the transistor. In addition, the inclusion of transistors 6 and 7, with the appropriate condition for selecting the magnitude of the feedback, using the resistors 12 and 16 or 14 and 17, allows the current gain to be kept almost constant in the range of the rated load current with the minimum power dissipation in transistors 1, 6 and 7, which ensures high quality parameters of the stabilizer.

Формула и 3 о б р е т е « и Formula and 3 about b ete e “and

Компенсационный стабилизатор нанр жени посто нного тока, содержащий последовательный регулирующий транзистор, коллектор которого соединен с одним из входных выводов дл подключени питающей сети, эмиттер через буферный блок св зан с одним из выходных выводов дл подключени нагрузки, а база подключена к выходу транзисторного усилител цепи обратной св зи с источником опорного напр жени на одном из входов и измерительным органом на другом входе, отл и ч а ю щ и и с тем, что, с целью улучшени A DC compensation compensation regulator containing a series regulating transistor, the collector of which is connected to one of the input terminals for connecting the supply mains, the emitter is connected to one of the output terminals for connecting the load through the buffer block and the base of the reverse transistor amplifier connection with the source of the reference voltage at one of the inputs and the measuring body at the other input, excluding with the aim of improving

весогабаритных характеристик и уменьшени мощности рассеивани на регулирующем транзисторе, буферный блок состоит по крайней мере из двух каскадов, каждый из которых выполнен по схеме составного транзистора , состо щего из основного и по крайней мере двух согласующих транзисторов, причем коллектор каждого из основных транзисторов через последовательную цепочку из двух резисторов соединен с коллектором регулирующего транзистора, эмиттер - с одним из выходных выводов дл подключени нагрузки , коллектор каждого из первых согласуюищх транзисторов через резистор подключен к точке соединени резисторов соответствующей носледовательной цепочки, а эмиттер регулирующего транзистора соединен с базами вторых согласующих транзисторов.weight and dimensional characteristics and power dissipation on the control transistor, the buffer unit consists of at least two stages, each of which is made according to the composite transistor circuit consisting of the main transistor and at least two matching transistors, the collector of each of the main transistors through a series of the two resistors connected to the collector of the regulating transistor, the emitter - with one of the output pins for connecting the load, the collector of each of the first matches transistors through a resistor connected to the junction of resistors corresponding nosledovatelnoy chain, and regulatory emitter transistor is connected to the bases of second matching transistors.

Источники информации, нрин тые во внимание при экспертизе:Sources of information taken into account during the examination:

1. Карпов В. И. «Полупроводниковые компенсационные стабилизаторы напр жени и тока, М., «Энерги , 1967, с. 56, рис. 376.1. Karpov, V.I. “Semiconductor Voltage and Current Compensation Stabilizers, Moscow, Energia, 1967, p. 56, fig. 376.

2. Карпов В. И. «Полупроводниковые компенсационные стабилизаторы напр жени и2. Karpov V.I. “Semiconductor compensatory voltage stabilizers and

тока, М, «Энерги , 1967, с. 56, рис. 37а (прототип).current, M, "Energy, 1967, p. 56, fig. 37a (prototype).

1к. осноён. 1 to. based on