SU545072A1 - Генератор трапецеидального напр жени - Google Patents
Генератор трапецеидального напр жениInfo
- Publication number
- SU545072A1 SU545072A1 SU2132461A SU2132461A SU545072A1 SU 545072 A1 SU545072 A1 SU 545072A1 SU 2132461 A SU2132461 A SU 2132461A SU 2132461 A SU2132461 A SU 2132461A SU 545072 A1 SU545072 A1 SU 545072A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistor
- resistor
- transistors
- collector
- generator
- Prior art date
Links
Landscapes
- Arc Welding Control (AREA)
- Plasma Technology (AREA)
- Generation Of Surge Voltage And Current (AREA)
Description
1
Изобретение предназначено дл использовани в устройствах радиоэлектроники, в частности в информационно-измерительной технике и автоматике.
Известны генераторы трапецеидальных импульсов , которые формируют сигнал, содержащий участок с плоской вершиной и линейноизмен ющийс участок, т. е. сигнал в виде пр моугольной транеции 1, 2.
Первое из известных устройств содержит транзисторные усилители, триггер, резисторы, конденсаторы и диоды.
Однако такое устройство сложно в настройке и эксплуатации.
Второе из известных устройств более совершенно и содержит два транзистора, конденсатор , резисторы, диод и усилитель запускающего импульса.
Но это устройство имеет низкую надежность .
Целью изобретени вл етс повыщение надежности устройства в работе и его нагрузочной снособности.
Это достигаетс тем, что в предлагаемый генератор введеиы транзисторы разного типа проводимости, коллекторные цепи которых взаимно соединены с базовыми цеп ми непосредственно , база первого транзистора соединена с базой второго через цепочку, состо щую из диода и параллельно включенных
первого резпстора и конденсатора, коллектор первого транзистора через второй резистор, а эмиттер второго через третий резистор подсоединены к входной шине, эмиттер иервого транзистора через четвертый резистор, а коллектор второго через п тый резистор иодключены к резистору нагрузки.
На чертеже изображена прппциииальна электрическа схема предлагаемого геиератора трапецеидальных имиульсов.
Генератор содержит два каскада на транзисторах 1, 2 противоположного типа проводимости с резисторами 3-6 о коллекториых и эмиттерпых цеи х, выходы каскадов взаимно
соединены с входами непосредственно. Между коллекторами транзисторов 1, 2 включена через диод 7 цепочка из параллельно соедииеииых конденсатора 8 и резистора 9, а к коллектору транзистора 1 через резистор 10 подключаетс усилитель 11 запускающего импульса на транзнсторе 12. Эмиттер транзпстора 1 и коллектор транзистора 2 через резисторы подсоедин ютс к резистору 13 нагрузки, с которого сиимаетс выходиой трапецеидальиый
импульс.
В исходном состо нии, т. е. при отсутствии запускающих импульсов, копденсатор 8 зар жаетс через диод 7 почти до иаир жеии источиика питани , плюс па пижней обкладке,
минус - па верхней. После чего все три транзистора 1, 2 н 12 будут закрыты, так как между базой и эмиттером каждого из них почти нулевое наир жение (сопротивление резистора 9 по величине выбираетс много больше сопротивлений в коллекторных и эмиттерных цеп х).
С приходом на запуск пр моугольного импульса отрицательной пол рности открываетс транзистор 12, вызывающий открывание транзистора 2, который в свою очередь вызывает открывание транзистора 1. Так как выходы усилительных каскадов на транзисторах 1, 2 взаимно соединены с входами, то в генераторе действует сильна положительиа обратна св зь, под вли нием которой токи в этих транзисторах нарастают лавинообразно. В результате такого опрокидывани схемы ток через резистор 13 скачком нарастает, устанавливаетс его определенное значение, и на выходе действует напр жение с плоской вершиной. Отрицательное напр жение на коллекторе транзистора 1 резко уменьшаетс по абсолютной величине, диод 7 закрываетс , так как па его аноде действует больший по абсолютной величине отрицательный потенциал, чем па катоде . Во врем действи заиускаю1и,его импульса все. три траизистора открыты, диод 7 закрыт, идет один активный процесс - разр д копденсатора 8 через резистор 9. Flpii этом запирающее наир жение на диоде 7 умеиьщаетс , и когда оно достигиет нул , он открываетс . В этот момент должен закончитьс запускающий импульс, и транзистор 12 закроетс . Теперь разр дившийс в предыдущий период конденсатор 8 начинает зар жатьс через открывшийс диод 7. При этом действуют иоложительна и отрицательна обратные св зи с коллектора на базу каждого из транзисторов 1, 2, которые в сильной стенеии линеаризуют процесс зар да коидеисатора . В данном случае ноложительна обратна св зь церемещает рабочие точки траизисторов
1, 2 в стороиу закрываии , и токи их убывают по иочтц линейному закону иод действием обратных св зей. В соответствии с эти.м по линейному закону нарастает напр жение на резисторе 13, т. е. на выходе. Такой процесс завершаетс зар дом конденсатора 8 до напр жени питающего источника и закрыванием транзисторов 1, 2. В результате на выходе формируетс импульс в виде пр моугольной
трапеции. С ириходом следующего запускающего имиульса все ироцессы в генераторе повтор ютс . Токи транзисторов 1, 2 объедин ютс на резисторе 13, от этого заметно улучшаетс нагрузочна снособпость генератора.
Claims (2)
1.. св. СССР Л1 175317, кл. И ОЗк 1/14, 1964.
2.Авт. св. СССР jYo 365819, кл. Н ОЗк 4/50, 1971 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2132461A SU545072A1 (ru) | 1975-05-11 | 1975-05-11 | Генератор трапецеидального напр жени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2132461A SU545072A1 (ru) | 1975-05-11 | 1975-05-11 | Генератор трапецеидального напр жени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU545072A1 true SU545072A1 (ru) | 1977-01-30 |
Family
ID=20618851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2132461A SU545072A1 (ru) | 1975-05-11 | 1975-05-11 | Генератор трапецеидального напр жени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU545072A1 (ru) |
-
1975
- 1975-05-11 SU SU2132461A patent/SU545072A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Abrar | Design and implementation of astable multivibrator using 555 timer | |
US3444394A (en) | Ramp-type waveform generator | |
US2843761A (en) | High speed transistor flip-flops | |
GB920229A (en) | Improvements in bistable circuits employing negative resistance devices | |
US3225221A (en) | Linear delay circuit | |
US2769907A (en) | Semi-conductor relaxation oscillator circuits | |
SU545072A1 (ru) | Генератор трапецеидального напр жени | |
US3586874A (en) | Integrated circuit periodic ramp generator | |
GB1178934A (en) | Electronic Storage Circuits | |
US3046414A (en) | Pulse generator for producing periodic pulses of varying width from an alternating voltage | |
US3175098A (en) | Pulse generator circuit having magnetic core timing means | |
GB786877A (en) | Improvements relating to electronic trigger circuits | |
US3454839A (en) | Electronic switching circuit | |
US2955265A (en) | Signal wave-form converter | |
US3448290A (en) | Variable-width pulse integrator | |
SU486461A1 (ru) | Формирователь импульсов | |
SU905988A1 (ru) | Мостовой генератор импульсов | |
SU403041A1 (ru) | Формирователь импульсов | |
SU452058A1 (ru) | Формирователь импульсов | |
SU519846A1 (ru) | Генератор импульсов | |
SU383194A1 (ru) | Устройство для управления тиристором | |
SU470044A1 (ru) | Устройство дл генерировани управл ющих напр жений дл полупроводниковых приборов | |
SU953710A2 (ru) | Формирователь импульсов | |
SU368556A1 (ru) | Дискретное устройство сравнения по фазе двух электрических величин | |
SU364086A1 (ru) | Триггерное устройство |