(54) ЭЛЕКТРИЧЕСКИЙ АНАЛОГОВЫЙ НАКОПИТЕЛЬ Например, при входном сигнале б,-ir stnajt jj - амплитуда входного сигнала, со частота задержка выключени диодов относительно фронта управл ющего сигнала, называема апертурным временем TQ. приводит к по влению апертурной ошибки AOL, определ емой как изменение входного сигнала за врем Tel. В установившемс режиме работы напр жение на запоминающем конденсаторе равно Ugx с малой погрешностью. Изменение Ugj во времени определ етс как -т-г- tuUf COSLut и имеет максимальное значение при1 0,т.-е ( } dt /ИАКС а максимальна величина ошибки ДС1 из-за апертур кого времени; Л а шОтпТа Целью изобретени вл етс повышение точности работы накопител за счет уменьшени величины апертурного времени. Это достигаетс тем, что в схему накопител введены согласующий и коммутирующий блоки, выполненные на транзисторах, причем базы транзисторов согласующего блока подключены к выходу накопител , коллектор первого транзистора согласующего блока соединен с шиной питани , а коллектор второго транзистора согласующего блока - с первым генератором тока, эмиттер каждого из транзисторов согласующего бло ка соединен с выходом соответствуюш;его оконечного усилител , база транзистора ком мутирующего блока соединена с командным входом накопител , коллектор - со вторым генератором тока, а эмиттер - с третьим генератором тока. На чертеже представлена схема накопите л . Дифференциальный усилитель 1 соединен с первым генератором 2 тока и подключен первым 8ХОДОМ ко входу накопител , а пер™ вым и вторым выходом - ко входам первого оконечного усилител 3 и второго оконечного усилител 4 соответственно. Между выходами оконечных усилителей 3,4 включены разделительные элементы диоды 5 и 6 соединенные последовательно. Обща точка диодов 5, 6 соединена с блоко 7 запоминани , выполненным на конденсатор 8. Транзистор 9 коммутирующего блока 10 соединен коллектором со вторым генератором 11 тока, а эмиттером - с третьим генератором 12 тока. База транзистора 9 соединена с командным входом накопител . Вход буферного усилител 13 подключен к общей точке диодов 5, 6, а выход - к выходу накопител и ко второму входу дифференциального усилител 1. Выход первого оконечного усилител 3 соединен с третьим генератором 12 тока, выход второго оконечного усилител 4 - со вторым генератором 11 тока. Базы первого и второго транзисторов 14 и 15 согласующего блока 16 соединены с выходом накопител , коллектор первого транзиотора 14 - с щиной питани +Е, коллектор второго транзистора 15 - с первым генера тором 2 тока,эмиттер каждого из транзисторов 14 и 15 согласующего блока 16 соединен с выходом соответствующего оконечного усилител 3 и 4. В режиме слежени за напр жением входного сигнала дифференциальный усилитель 1 включен и усиливает разность напр жений сигналов Ug через первый и второй оконечные усилители 3, 4 и разделительные элементы-диоды 5, 6 зар жает конденсатор 8, напр жение с которого через буферный усилитель 13с коэффициентом усилени передаетс на выход накопите л г где устанавливаетс напр жение Uj ixjnpaKтически равное U и совпадающее с ним по фазе. При этом транзисторы 14, 15 согласующего блока 16 выключены. При переключении накопител в режим хранени отрицательным перепадом управл - юще1Л) сигнала выключаетс транзистор 9 ком1Лутирующего блока Ю, включаюгс второй и третий генераторы 11, 12 тока , и транзисторы 14 15 согласующего блока 16. При включении транзистора 15 начинает выключатьс транзиетор первого генератора 2 тока. В результате в начале переходного процесса второй и третий генераторы тока переключают на себ ток оконечных усилителе 3,4, наход щихс еще во аключенном состо нии и тем самым сокращают врем переключени разделительных элементов-диодов 5, 6. Диоды 5, 6 начинают запиратьс и предотвращают разргщ конденсатора 8. В конце переходного процесса в результате выключени дифференциального усилител 1запираютс оконечные усилители 3,4.Задержка их выключени обусловлена инерционными свойствами дифференциального усилител 1 .На коллекторах транзисторов оконечных усилителей Зд 4 устанавливаютс потенциалы эмнт теров открывшихс транзисторов 14, 15 согласующе.го блока 16. Диоды 5, 6 заперты.(54) ELECTRIC ANALOG DRIVE For example, when the input signal is b, -ir stjtjj is the amplitude of the input signal, with the frequency of the deactivation of the diodes relative to the front of the control signal, called the aperture time TQ. results in an AOL aperture error, defined as a change in the input signal during Tel. In the steady state operation mode, the voltage on the storage capacitor is equal to Ugx with a small error. The change in Ugj over time is defined as -t-r-tuUf COSLut and has a maximum value of when1 0, i.e. (dt / IACS) and the maximum value of the DCI error due to aperture time; The purpose of the invention is to increase accuracy of the drive by reducing the magnitude of the aperture time. This is achieved by matching and switching blocks on transistors introduced in the drive circuit, the bases of the transistors of the matching block are connected to the output of the drive, the collector of the first transistor of the matching block is connected the bus of the second transistor of the matching block connects to the first current generator, the emitter of each of the transistors of the matching block is connected to the output, its terminal amplifier, the base of the switching commutator transistor is connected to the drive input of the drive, the collector to the second current generator, and the emitter is connected with the third current generator. The drawing shows the accumulator circuit. Differential amplifier 1 is connected to the first generator 2 of the current and connected to the accumulator with the first 8 inlet, and the first and second output - to the inputs of the first terminal amplifier 3 and the second terminal amplifier 4, respectively. Between the outputs of the final amplifiers 3,4 included separation elements diodes 5 and 6 connected in series. The common point of the diodes 5, 6 is connected to the memory block 7, made to the capacitor 8. The transistor 9 of the switching unit 10 is connected by a collector to the second current generator 11, and the emitter to the third current generator 12. The base of the transistor 9 is connected to the command input of the drive. The input of the buffer amplifier 13 is connected to the common point of the diodes 5, 6, and the output is connected to the output of the storage device and to the second input of the differential amplifier 1. The output of the first terminal amplifier 3 is connected to the third current generator 12, the output of the second terminal amplifier 4 to the second current generator 11 . The bases of the first and second transistors 14 and 15 of the matching unit 16 are connected to the output of the drive, the collector of the first transistor 14 is powered + E, the collector of the second transistor 15 is connected to the first current generator 2, the emitter of each of the transistors 14 and 15 of the matching unit 16 is connected with the output of the corresponding terminal amplifier 3 and 4. In the mode of tracking the voltage of the input signal, the differential amplifier 1 is turned on and amplifies the voltage difference of the signals Ug through the first and second terminal amplifiers 3, 4 and the separating elements-diodes 5 , 6 charges the capacitor 8, the voltage from which is transferred through the buffer amplifier 13 with a gain factor to the output accumulator l where the voltage Uj ixjnpac is set to be equal to U and coinciding with it in phase. When this transistors 14, 15 matching unit 16 is turned off. When the storage device is switched into storage mode by a negative differential control 1L) signal, the transistor 9 of the switching unit U switches off, the second and third generators 11, 12 of the current are turned on, and the transistors 14 of the matching unit 16 turn on. As a result, at the beginning of the transient, the second and third current generators switch to the current of the terminal amplifiers 3,4, which are still in the switching state, and thereby reduce the switching time of the diode separating elements 5, 6. The diodes 5, 6 start to lock and prevent depletion of the capacitor 8. At the end of the transition process, as a result of switching off the differential amplifier 1, the final amplifiers 3,4 are locked. The delay in switching them off is due to the inertial properties of the differential amplifier 1. On the trans collectors tors rear final amplifiers 4 are set potentials emnt ters otkryvshihs transistors 14, 15 soglasuyusche.go unit 16. Diodes 5, 6 are locked.
Конденсатор 8 хранит запомненное напр жение входного сигнала, которое через буферный усилитель 13 передаетс на выход накопител .The capacitor 8 stores the memorized input voltage, which is transmitted through the buffer amplifier 13 to the output of the storage device.