SU516173A1 - Frequency doubler - Google Patents

Frequency doubler

Info

Publication number
SU516173A1
SU516173A1 SU1929487A SU1929487A SU516173A1 SU 516173 A1 SU516173 A1 SU 516173A1 SU 1929487 A SU1929487 A SU 1929487A SU 1929487 A SU1929487 A SU 1929487A SU 516173 A1 SU516173 A1 SU 516173A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
circuit
differential amplifier
frequency doubler
Prior art date
Application number
SU1929487A
Other languages
Russian (ru)
Inventor
Юрий Яковлевич Бочкин
Юрий Григорьевич Чугунов
Original Assignee
Государственный всесоюзный центральный научно-исследовательский институт комплексной автоматизации
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственный всесоюзный центральный научно-исследовательский институт комплексной автоматизации filed Critical Государственный всесоюзный центральный научно-исследовательский институт комплексной автоматизации
Priority to SU1929487A priority Critical patent/SU516173A1/en
Application granted granted Critical
Publication of SU516173A1 publication Critical patent/SU516173A1/en

Links

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Manipulation Of Pulses (AREA)

Description

вход второй схемы совпадени  8 - нулевой потенциал в случае, если напр жение на выходе второго интегратора 4 больше напр жени  на выходе первого интегратора 2.the input of the second coincidence circuit 8 is zero potential if the voltage at the output of the second integrator 4 is greater than the voltage at the output of the first integrator 2.

Если напр жение на выходе первого интегратора 2 больше напр л ени  на выходе второго интегратора 4, то дифференциальный усилитель 5 выдает сигнал на вторую схему совпадени  8, а на первую схему совпадени  7 - нулевой потенциал.If the voltage at the output of the first integrator 2 is greater than the voltage at the output of the second integrator 4, then the differential amplifier 5 outputs a signal to the second coincidence circuit 8, and a first potential to the first coincidence circuit 7.

Втора  схема совпадени  8 сравнивает напр жени  ограниченного сигнала с выхода ограничител -преобразовател  I с напр жением, поступаюшим со второго выхода дифференциального усилител  5 и выдает на схему «ИЛИ 6 сигнал в случае совпадени  пол рности сигналов на своих входах.The second matching circuit 8 compares the voltages of the limited signal from the output of converter I limiter with the voltage coming from the second output of the differential amplifier 5 and outputs to the "OR 6" circuit if the polarity of the signals at its inputs coincides.

Перва  схема совпадени  7 сравнивает инвертированный инвертором 3 сигнал с напр жением на втором выходе дифференциального усилител  5 и выдает сигнал на схему «ИЛР1 6 в случае совпадени  пол рности сигналов на своих входах.The first coincidence circuit 7 compares the signal inverted by the inverter 3 with the voltage at the second output of the differential amplifier 5 and outputs a signal to the ILR1 circuit 6 in the case of polarity of the signals at its inputs.

На входы схемы «ИЛИ 6 поступают сигналы со схем совпадени  7 и 8, причем частота следовани  импульсов на выходе схемыThe inputs of the "OR 6" circuit receive signals from the coincidence circuits 7 and 8, and the pulse frequency at the output of the circuit

«ИЛИ 6 в два раза выше частоты исходного сигнала.“OR 6 is twice the frequency of the original signal.

В случае, если требуетс  многократное удвоение частоты, необходимо соединить последовательно несколько схем.In the event that multiple frequency doubling is required, several circuits must be connected in series.

Claims (1)

Формула изобретени Invention Formula Удвоитель частоты, содержап1,ий ограничитель-преобразователь , выход которого соединен непосредственно с входом первого интегратора и через инвертор - с входом второго интергатора, схему «ИЛИ, при этом выходы интеграторов соединены с соответствующими входами дифференциального усилител , отличаюш,ийс  тем, что, с целью расширени  диапазона выходных частот, между выходом инвертора и первым входом схемы «ИЛИ введена перва  схема совпадени , второй вход которой присоединен к первому выходу дифференциального усилител , а между выходом ограничител -преобразовател  и вторым входом схемы «ИЛИ введена втора  схема совпадени , второй вход которойA frequency doubler, containing a limiter-converter, the output of which is connected directly to the input of the first integrator and through an inverter to the input of the second interhator, OR circuit, while the outputs of the integrators are connected to the corresponding inputs of the differential amplifier, In order to expand the range of output frequencies, between the output of the inverter and the first input of the circuit "OR the first coincidence circuit is introduced, the second input of which is connected to the first output of the differential amplifier, and between the output -preobrazovatel restrictor and the second input circuit "or enter the second coincidence circuit, the second input of which подсоединен к второму выходу дифференциального усилител .connected to the second output of the differential amplifier.
SU1929487A 1973-05-31 1973-05-31 Frequency doubler SU516173A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1929487A SU516173A1 (en) 1973-05-31 1973-05-31 Frequency doubler

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1929487A SU516173A1 (en) 1973-05-31 1973-05-31 Frequency doubler

Publications (1)

Publication Number Publication Date
SU516173A1 true SU516173A1 (en) 1976-05-30

Family

ID=20555830

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1929487A SU516173A1 (en) 1973-05-31 1973-05-31 Frequency doubler

Country Status (1)

Country Link
SU (1) SU516173A1 (en)

Similar Documents

Publication Publication Date Title
GB1512496A (en) Amplifiers
SE324389B (en)
US3649902A (en) Dc to ac inverter for producing a sine-wave output by pulse width modulation
GB1366782A (en) N-path filter
SU516173A1 (en) Frequency doubler
GB1455565A (en) Anaologue to digital converters
US3461392A (en) Pulse repetition frequency to direct current converter
GB1081753A (en) Improvements in or relating to electronic circuitry for producing and remembering an output voltage that represents the level of a signal on the input
GB1006503A (en) Quadrature rejection circuit
GB1246980A (en) Generator frequency matcher apparatus using direct sampling
SU1223351A1 (en) Pulse-width amplifier
SU1048485A1 (en) Operational amplifier
SU1075366A1 (en) Pulse double-converter
SU391568A1 (en)
SU599336A1 (en) Time interval converter
SU379969A1 (en) MULTIPLIENT FREQUENCY
SU629623A1 (en) Broad-range ilf generator
SU144323A1 (en) Multiplying-dividing device
SU481981A1 (en) Active - second-order low-pass filter with decay pole
SU565360A1 (en) Device for smoothing pulsations at rectifier output
SU470908A1 (en) Frequency discriminator
SU513376A1 (en) Device for generating signaling signals of the group of analog magnetographs
SU758495A1 (en) Pulse shape converter
SU410405A1 (en)
SU728110A1 (en) Threshold device