SU505129A1 - Pulse delay device - Google Patents

Pulse delay device

Info

Publication number
SU505129A1
SU505129A1 SU1966780A SU1966780A SU505129A1 SU 505129 A1 SU505129 A1 SU 505129A1 SU 1966780 A SU1966780 A SU 1966780A SU 1966780 A SU1966780 A SU 1966780A SU 505129 A1 SU505129 A1 SU 505129A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
memory block
pulse delay
delay device
Prior art date
Application number
SU1966780A
Other languages
Russian (ru)
Inventor
Ремир Владимирович Коровин
Original Assignee
Харьковское Высшее Военное Командное Училище Им. Маршала Советского Союза Н.И.Крылова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковское Высшее Военное Командное Училище Им. Маршала Советского Союза Н.И.Крылова filed Critical Харьковское Высшее Военное Командное Училище Им. Маршала Советского Союза Н.И.Крылова
Priority to SU1966780A priority Critical patent/SU505129A1/en
Application granted granted Critical
Publication of SU505129A1 publication Critical patent/SU505129A1/en

Links

Landscapes

  • Pulse Circuits (AREA)

Description

ностью, равной разности длительностей его входных импульсов или пропорциональной ей, причем коэффициент пропорциональности равен соответствующему коэффициенту блока 3. Выходные сигналы блоков 3 и 5 складываютс  по времени элементом 6, на выходе которого формируетс  импульс, задержанный от«осительно входного имлульса и имеющий длительность, равную или пропорциональную длительности входного импульса.equal to the difference in the duration of its input pulses or proportional to it, and the proportionality coefficient is equal to the corresponding coefficient of block 3. The output signals of blocks 3 and 5 are added in time by element 6, at the output of which a pulse is generated that is delayed from a "input impulse" and has a duration equal or proportional to the duration of the input pulse.

Claims (1)

Формула изобретени Invention Formula Устройство задержки импульсов, содержащее последовательно включенные одновибратор , вход которого  вл етс  входом устройства , элемент задержки, первый блок пам тиA pulse delay device containing a series-connected one-shot, whose input is the input of the device, the delay element, the first memory block и элемент «ИЛИ, выход которого  вл етс  выходом устройства, элемент «И, элемент запрета , при этом первый вход элемента «И соединен с входом одновибратора и первымand the element "OR, the output of which is the output of the device, the element" AND, the prohibition element, wherein the first input of the element "AND is connected to the input of the one-shot and the first входом элемента запрета, выход которого соединен с вторым входом первого блока пам ти, второй вход элемента «И соединен с выходом элемента задержки и вторым входом элемента запрета, отличающеес  тем, что, с цельюthe input of the prohibition element, the output of which is connected to the second input of the first memory block, the second input of the element "AND connected to the output of the delay element and the second input of the prohibition element, characterized in that расширени  диапазона задержек, позвол ющих осуществл ть преобразование задерживаемых импульсов, в устройство введен второй блок пам ти, включнный между выходом элемента «И и вторым входом элемента «ИЛИ,expanding the range of delays that allow conversion of delayed pulses, a second memory block is inserted into the device, connected between the output of the AND element and the second input of the OR element, при этом второй вход этого блока пам ти подключен через дополнительный инвертор к выходу первого блока пам ти.the second input of this memory block is connected via an additional inverter to the output of the first memory block.
SU1966780A 1973-10-22 1973-10-22 Pulse delay device SU505129A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1966780A SU505129A1 (en) 1973-10-22 1973-10-22 Pulse delay device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1966780A SU505129A1 (en) 1973-10-22 1973-10-22 Pulse delay device

Publications (1)

Publication Number Publication Date
SU505129A1 true SU505129A1 (en) 1976-02-28

Family

ID=20566692

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1966780A SU505129A1 (en) 1973-10-22 1973-10-22 Pulse delay device

Country Status (1)

Country Link
SU (1) SU505129A1 (en)

Similar Documents

Publication Publication Date Title
IT1024948B (en) SOUND ABSORBING WALL ELEMENT
NL176607C (en) DOPPLER SONAR.
SU505129A1 (en) Pulse delay device
NL168950C (en) Pulse doppler radar.
NL162211B (en) PULSE RADAR DEVICE.
ES402247A1 (en) Frequency responsive multi-phase pulse generator
SU1367143A1 (en) Apparatus for delaying square pulses
SU815891A1 (en) Pulse selector by repetition frequency
SU1221726A1 (en) Device for delaying pulses
SU457173A1 (en) A device for converting a series of pulses
SU465727A1 (en) Short pulse shaper
SU487449A1 (en) Pulse shaper
SU543180A1 (en) Clock Allocator
SU864535A1 (en) Device for monitoring pulse loss
SU665398A1 (en) Pulse shaper
SU515263A1 (en) Four Phase Pulse Driver
SU513507A1 (en) Frequency divider with any integer division factor
SU498727A1 (en) Device for adjusting the number of pulses by a variable parameter
SU944099A2 (en) Pulse detector
GB1203409A (en) Acoustic delay line employing torsional waves
SU508917A1 (en) Time-amplitude converter
SU765852A1 (en) Device for receiving telemechanics information thriugh pipeline communication channel
SU441653A1 (en) Pulse extremum converter
SU570197A1 (en) Device for pulse synchronization of accumulator and radio spectrometer
SU466516A1 (en) Correlation filter