SU503229A1

SU503229A1 - Аналого-цифровое множительное устройство

Info

Publication number: SU503229A1
Application number: SU1989991A
Authority: SU
Inventors: Циала Артемовна Дзигуа; Карло Шалвович Джанджагава
Priority date: 1974-01-21
Filing date: 1974-01-21
Publication date: 1976-02-15

Description

лог. Выход элемента «И 6 соединен с входами триггера 12 четности, дифференцирующей цепочки 13 и с вторым входом элемента «ИЛИ 11. Выходы триггера 12 четности соединены с вторым входом дифференцирующей цепочки 13 и вторым входом элемента «И 7, выход которого соединен с входами группы логических элементов «И 14, а входы группы логических элементов «И 15 подключены к выходу дифференцирующей цепочки 13. Выходы обеих групп элементов «И 14 и 15 подключены через элемент «ИЛИ 16 ко входу сумматора 17, первый вход которого соединен с выходом блока 9 возведени в квадрат. Третий выход распределительного блока 4 подключен к линии задержки 18.

Устройство реализует правую часть тождества:

U.U, + U,(U,--U,).

Устройство работает следующим образом.

На входы I и II блоков 2 и 3 сравнени подаютс два напр жени t/i и 1/2 соответственно , значени которых перемножаютс , одновременно включаетс генератор 8 импульсов, открываетс элемент «И 5 и импульсы генератора поступают через схему «ИЛИ И на преобразователь 1 код-аналог. На выходе преобразовател 1 вырабатываетс ступенчатовозрастающее эталонное пилообразное напр жение . Одновременно через логический элемент «И 5 импульсы, пропорциональные напр жению t/i или 1/2, посту.пают на двоичный счетчик 10 и на блок 9 возведени в квадрат, через который на выходной сумматор 17 поступает число импульсов, пропорциональное напр жению Ui или 1/2.

Когда одно из напр жений Ui или Uz и напр жение на выходе преобразовател 1 сравниваютс , то один из блоков сравнени выдает импульс равенства, срабатывает распределительпый блок 4, который закрывает элемент «И 5 и открывает элемент «И 6, в результате чего прекращаетс подача импульсов на счетчик 10 и блок 9 возведени в квадрат , при этом в счетчике 10 записываетс код, пропорциональный напр жению U или 1/2, а в выходном сумматоре 17 - код, пропорциональный напр жению Uf или t/2.

Иосле первого срабатывани распределительного блока 4 импульсы через элемент «И 6 поступают на вход триггера 12 четности и через схему «ИЛИ 11 - на вход преобразовател 1 код-аналог.

До второго срабатывани распределительного блока 4 на триггер 12 четности подаетс количество импульсов, пропорциональное напр жени м (t/2-L/i) или (t/i-t/s). При каждом четном импульсе, подаваемом на триггер 12, на выходе дифференцирующей цепочки 13 по вл етс импульс, который открывает группу элементов «И 15. Вследствие этого код, пропорциональный напр жению t/i или L/2, со счетчика 10 со сдвигом на один разр д влево в сторону старших разр дов поступает на вход выходного сумматора 17 через группу элементов «И 15 и схему «ИЛИ 16 и суммируетс с содержащимс в нем кодом (/L/i или 1/2). К напр жению Uf добавл етс число 2Ui из счетчика 10 (- число раз, при этом (L/2- Ui) - четное число .

Таким образом, в выходном сумматоре 7 получаетс число, пропорциональное

ul + .u.

Когда напр жение па выходе преобразовател 1 код-аналог сравн етс с вторым входным напр жением, второй блок сравнени выдает импульс равенства, снова срабатывает распределительный блок 4, закрываетс

элемент «И 6 и этим прекращаетс подача импульсов на триггер 12 четности и на преобразователь 1 код-аналог, по вл етс высокий потенциал на одном входе элемента 7. Если число импульсов, подаваемое на триггер 12

четности (f/2-t/i), - нечетное число, то после прекращепи подачи импульсов на триггер 12 четности он находитс в состо нии, когда с пего высокий потенциал подаетс на второй вход логического элемента 7, в результате открываетс элемент «И 14, код со счетчика 10 без сдвига через группу элементов «И 14 и схему «ИЛИ 16 поступает на вход выходного сумматора 17, суммируетс с содержащимс в нем кодом.

При помощи высокого потенциала, по вившегос па третьем выходе распределительного блока 4, через линию задержки 18 преобразователь 1 код-аналог, распределительный блок 4, двоичный счетчик 10, триггер четности 12 и выходной сумматор 17 привод тс в исходное состо пие. Но окончании преобразовани двух напр жений выдаетс окончательный результат умножени в двоично-цифровой форме.

Claims

Формула изобретени

Аналого-цифровое множительное устройство , содержащее выходной сумматор с подключенным к его входу блоком возведени в квадрат, генератор импульсов, счетчик и две группы логических элементов «И, первые входы которых соединены с выходом счетчика , отличающеес тем, что, с целью повышени быстродействи , в него введены дополнительные элементы «И и элементы «ИЛИ, блоки сравнени , распределительный блок, триггер четности, дифференцирующа цепочка и преобразователь код-аналог, выходом соединенный с входами двух блоков сравнени , выходы которых через распределительный блок подключены к первым входам до полнительных элементов «И, выход первого дополнительного элемента «И, соединенного

вторым входом с выходом генератора импульсов и вторым входом второго дополнительного элемента «И, подключен к входу блока возведени в квадрат, к входу счетчика и первому входу первого элемента «ИЛИ, соединенного вторым входом с входами триггера четности, дифференцирующей цепочки и выходом второго дополнительного элемента «И, причем выход первого элемента «ИЛИ подключен к входу преобразовател код-аналог, выходы триггера четности соединены соответственно со вторым входом дифференцирующей цепочки и вторым входом третьего дополнительного элемента «И, выход которого соединен со вторыми входами одной группь логических элементов «И, а вторые входы другой группы элементов «И подключены к выходу дифференцирующей цепочки, причем выходы обеих групп элементов «И подключены к входам второго элемента «ИЛИ, соединенного выходом с входом выходного сумматора .

Выход

cSpoe