SU495765A1 - Устройство формировани - Google Patents
Устройство формированиInfo
- Publication number
- SU495765A1 SU495765A1 SU2048211A SU2048211A SU495765A1 SU 495765 A1 SU495765 A1 SU 495765A1 SU 2048211 A SU2048211 A SU 2048211A SU 2048211 A SU2048211 A SU 2048211A SU 495765 A1 SU495765 A1 SU 495765A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- parallel
- attenuator
- inverter
- resistive
- Prior art date
Links
Landscapes
- Networks Using Active Elements (AREA)
- Manipulation Of Pulses (AREA)
Description
Изобретение относитс к области радиотехники и может быть использовано в импульсных радионавигационных системах.
Известно устройство дл формировани , содержащее два канала формировани , в один из которых включен аттенюатор, а в другой - инвертор, и суммирующее устройство, к одному из входов которого подключен выход аттенюатора.
Дл повышени стабильности временного положени перехода сигнала через нулевой уровень в предлагаемое устройство дополнительно введены параллельна и последовательна резистивпо-емкостные цепи, выход первой из них подключен ко входу аттенюатора , а выход второй - ко второму входу суммирующего устройства, при этом вход параллельной резистивно-емкостной цепи соединен со входом инвертора, выход которого нодключен ко входу последовательной резистивно-емкостной цепи.
На чертеже дана функциональна схема онисываемого устройства.
Устройство содержит два канала формировани . В нервый канал включен аттенюатор 1, вход которого подсоединен к выходу параллельной резистивно-емкостной цепи 2, а выход - к одному из входов суммирующего устройства 3. Во второй канал включен инвертор 4, вход которого подключен ко входу параллельной резистивно-емкостной цепи 2 и
соединен со входом устройства, а выход через последовательную резистивно-емкостную цепь 5 подсоединен ко второму входу суммирующего устройства 3, выход которого вл етс выходом устройства.
Устройство работает следующим образом. Входной сигнал, проход щий через первый канал формировани , в аттенюаторе 1 ослабл етс в необходимое число раз, онредел ющее временное положение момента перехода огибающей сигнала через нулевой уровень, и сдвигаетс по фазе относительно входного сигнала в параллельной резистивно-емкостной цепи 2. Во втором канале входной сигнал
инвертируетс инвертором 4 и сдвигаетс по фазе в последовательной резистивно-емкостной цепи 5 в другую сторону но отнощению к первому каналу. На выходе суммирующего устройства 3 образуетс разнопол рный сигнал , обладающий стабильным временным ноложением момента перехода огибающей сигнала через нулевой уровень.
Если резнсторы в резистивно-емкостных цеп х сделать переменными, то схему можно
подстраивать под любую вариацию фазы входного сигнала.
Claims (1)
- Формула изобретениУстройство дл формировани , содержащее два канала формировани , в один из которых включен аттенюатор, а в другой - нпвертор , и сум 1ирующее устройстве, к сдпо/п из входов которого подключсм ribXo;;, ;гггенюатора , отличающеес те;., что, с целью повышени стебильностн времеилого положен перехода сигнала через нулевой уровень, в него дополннтельно вводепы параллельна и носледовательиа резистнипос:лкостные i;ei7ii, вьхол первой ; ключей ко входу аттенюатора, а рей - ко втс1) входу cyi n-ipy рсйства, ири iTOM вход Г1араллел CTJiBHo-ervj-cocTHofi 1.;енн сседннен инвертора, ыход которого нод входу нос; едова ель;1ой )езнст1ной ценн.:IL....,....
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU2048211A SU495765A1 (ru) | 1974-07-31 | 1974-07-31 | Устройство формировани |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU2048211A SU495765A1 (ru) | 1974-07-31 | 1974-07-31 | Устройство формировани |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU495765A1 true SU495765A1 (ru) | 1975-12-15 |
Family
ID=20592364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU2048211A SU495765A1 (ru) | 1974-07-31 | 1974-07-31 | Устройство формировани |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU495765A1 (ru) |
-
1974
- 1974-07-31 SU SU2048211A patent/SU495765A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU495765A1 (ru) | Устройство формировани | |
| US3340387A (en) | Integrating device | |
| ES436618A1 (es) | Dispositivo taquimetrico con dos o mas estados de salida. | |
| SU620978A1 (ru) | Устройство дл возведени в квадрат число-импульсного кода | |
| JPS57194378A (en) | Test circuit of electronic clock | |
| SU838307A1 (ru) | Устройство дл формировани опорныхМЕТОК B изМЕРиТЕльНыХ пРибОРАХС иМпульСНыМ пРЕОбРАзОВАТЕлЕМ | |
| SU1734210A2 (ru) | Делитель частоты следовани импульсов с переменным дробным коэффициентом делени | |
| SU575767A1 (ru) | Формирователь импульсов | |
| JPS5360129A (en) | Full adder circuit | |
| SU1265998A1 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
| JPS543452A (en) | Phase inversion circuit | |
| SU769745A1 (ru) | Делитель частоты импульсов с переменным коэффициентом делени | |
| SU439895A1 (ru) | Двойной балансный модул тор | |
| SU585462A2 (ru) | Устройство измерени коэффициента разнослышимости | |
| SU515289A1 (ru) | Делитель частоты импульсов | |
| JPS5218154A (en) | Frequency addition circuit | |
| SU573857A1 (ru) | Устройство формировани сигнала | |
| SU682907A2 (ru) | Частотно-импульсное множительно- делительное устройство | |
| SU661746A1 (ru) | Формирователь импульсов | |
| SU869060A1 (ru) | Делитель частоты импульсов | |
| SU362405A1 (ru) | Балансный модулятор | |
| JPS5477057A (en) | Driving method of variable divider circuit | |
| JPS52149947A (en) | Direct-coupled type differential amplifier | |
| JPS52142464A (en) | Saw tooth wave generating circuit | |
| JPS5354446A (en) | Trap circuit |