SU483789A1

SU483789A1 - Switch

Info

Publication number: SU483789A1
Application number: SU1830469A
Authority: SU
Inventors: Юрий Соломонович Иоффе; Дмитрий Абрамович Гитгарц; Владимир Васильевич Казарин
Original assignee: Предприятие П/Я Г-4696
Priority date: 1972-09-25
Filing date: 1972-09-25
Publication date: 1975-09-05

Description

1one

Изобретение относитс к технике индукционного нагрева, в частности к источникам питани индукционных установок.The invention relates to a technique of induction heating, in particular to the power sources of induction installations.

Известные тиристорные выключатели, выполненные по встречно-параллельной схеме, при коротких замыкани х на шинах питающей сети не предотвращают разр да конденсаторной батареи колебательного контура на точку короткого замыкани с помощью сн ти импульсов управлени .Known thyristor switches made according to an anti-parallel circuit, with short-circuits on the mains tires, do not prevent the oscillating circuit capacitor battery from discharging to the short circuit point by removing control pulses.

Описываемый выключатель свободен от указанных недостатков благодар тому, что в его систему управлени дополнительно введены два одновибратора и две логические схемы «И, причем вход каждого одновибратора подсоединен к выходу каждого блока формировани импульса управлени , а выход одновибратора вместе с выходом противофазного блока управлени подключен ко входам логической схемы «И, причем выход последней соединен с запрещающими входами выходных блоков.The described switch is free from the indicated drawbacks due to the fact that two single vibrators and two AND logic circuits are additionally introduced into its control system, the input of each single vibrator is connected to the output of each control pulse shaping unit, and the output of the single vibrator together with the output of the antiphase control unit is connected to the inputs logic circuit "And, with the output of the latter connected to the inhibiting inputs of the output blocks.

На фиг. 1 изображена схема описываемого устройства; на фиг. 2 показаны сигналы на элементах устройства.FIG. 1 shows a diagram of the described device; in fig. 2 shows the signals on the elements of the device.

Питающее напр жение поступает через тиристоры 1, 2 на колебательный контур, состо щий из конденсатора 3 и индуктора 4. К тиристорам 1, 2 подсоединен трансформатор 5,The supply voltage is supplied through the thyristors 1, 2 to an oscillating circuit consisting of a capacitor 3 and an inductor 4. A transformer 5 is connected to the thyristors 1, 2,

вторичные обмотки которого подсоединены к блокам формировани импульсов управлени 6, 7. С выходами этих блоков соединены одновибраторы 8, 9, логические схемы «И 10, 11, входы а выходных блоков 12, 13. С выходами схем 10, 11 соединены запрещающие входы б блоков 12, 13. Устройство работает следующим образом. В моменты прохождени тока через нуль иsecondary windings of which are connected to control pulse shaping units 6, 7. Single outputs of 8, 9, logic circuits And 10, 11, inputs and output blocks 12, 13 are connected to outputs of these blocks. Prohibiting inputs of blocks 6 are connected to outputs of circuits 10, 11 12, 13. The device operates as follows. At the time the current passes through zero and

по влени положительного папр лсени на тиристорах (фиг. 2) на выходах блоков 6, 7 по вл ютс импульсы управлени тиристорами f/6 . Одновременно от этих импульсов запускаютс одновибраторы 8, 9, на выходеthe appearance of a positive gap on the thyristors (fig. 2) at the outputs of blocks 6, 7, the f / 6 thyristor control pulses appear. Simultaneously from these pulses, one-shot 8, 9 are started, the output

которых по вл ютс сигналы Us, Ug.which signals appear Us, Ug.

Длительность этих сигналов меньше полупериода питающего напр жени Uc. При возникновении короткого замыкани в момент tiThe duration of these signals is shorter than the half-period of the supply voltage Uc. If a short circuit occurs at time ti

к тиристору непроводивщего плеча прикладываетс положительное напр нсение. Возникающий при этом сигнал Uj совпадает по времени с сигналом Us. На выходе схемы «И по вл етс сигнал t/ii, который, поступа наA positive voltage is applied to the thyristor of the non-conducting shoulder. The resulting signal Uj coincides in time with the signal Us. At the output of the circuit "And the signal t / ii appears, which, arriving at

вход 6 блоков 12, 13, запрещает прохождение импульсов управлени на тиристоры. Дальнейша работа выключател возможна, например , после сн ти блокировки в выходных блоках.input 6 of blocks 12, 13, prohibits the passage of control pulses to the thyristors. Further operation of the switch is possible, for example, after unlocking in the output blocks.

Предмет изобретени Subject invention

Выключатель, содержащий встречно-параллельные тиристоры, два противофазных канала управлени тиристорами, состо щих каждый из блока формировани импульса управлени и выходного блока, отличающийс тем, что, с целью защиты тиристоров при внещних коротких замыкани х, дополнительно введены два одновибратора и две логическиеA switch containing anti-parallel thyristors, two antiphase thyristor control channels, each consisting of a control pulse shaping unit and an output unit, characterized in that, in order to protect the thyristors during external short circuits, two single-oscillators and two logical ones are added

схемы «И, причем вход каждого Одновибратора подсоединен к выходу каждого блока формировани импульса управлени , а выход одновибратора вместе с выходом противофазного блока формировани импульса управлени подключен ко входам соответствующей логической схемы «И, причем выход последней соединен с запрещающими входами выходных блоков.And circuits, the input of each Single Vibrator is connected to the output of each control pulse shaping unit, and the output of the single vibrator, together with the output of the antiphase control impulse generator unit, is connected to the inputs of the corresponding logic circuit And, the output of the latter is connected to the inhibiting inputs of the output blocks.

tJ2.1tJ2.1

Put.ZPut.Z