SU483774A1

SU483774A1 - Pulse generator

Info

Publication number: SU483774A1
Application number: SU1886253A
Authority: SU
Inventors: Марк Аркадьевич Васильев; Рэм Абрамович Гродко; Андрей Васильевич Камышков; Эдуард Алексеевич Петрунин
Original assignee: Предприятие П/Я В-2502
Priority date: 1973-02-26
Filing date: 1973-02-26
Publication date: 1975-09-05

Description

1one

Изобретение относитс к радиотехнике, может быть использовано в передающих устройствах .The invention relates to radio engineering, can be used in transmitting devices.

Известен импульсный генератор, содержаш ,ий входной и выходной каскады на лавинных транзисторах, причем транзистор выходного каскада включен по схеме с коллекторнозмиттерной нагрузкой, два накопительных конденсатора, причем обкладка накопительного конденсатора входного каскада соединена с общей шиной, а обкладка накопительного конденсатора выходного каскада - с.эмигтером лавинного транзистора входного каскада .A pulsed generator is known that contains input and output cascades on avalanche transistors, the output stage transistor being connected according to the collector-loading scheme, two storage capacitors, with the storage capacitor plate of the input stage connected to the common bus, and the storage capacitor plate of the output cascade - c. emigter avalanche transistor input cascade.

Цель изобретени - ускорение восстановлени импульсного генератора.The purpose of the invention is to accelerate the recovery of the pulse generator.

Дл этого в предлагаемый генератор введены дополнительные транзисторы, базы которых непосредственно, а эмиттеры через диоды соединены с коллекторами основных транзисторов . Коллектор дополнительного транзистора входного каскада непосредственно, а коллектор дополнительного транзистора выходного каскада через дроссель соединены с шиной источника питани , причем эмиттеры дополнительных транзисторов соединены также со вторыми обкладками соответствующих накопительных конденсаторов, а эмиттер лавинного транзистора входного каскада через дроссель соединен с общей шиной.For this, additional transistors are introduced into the proposed generator, the bases of which are directly, and the emitters are connected via diodes to the collectors of the main transistors. The collector of the additional transistor of the input stage is directly, and the collector of the additional transistor of the output stage is connected to the power supply bus through the choke, and the emitters of the additional transistors are also connected to the second plates of the corresponding storage capacitors and the emitter of the avalanche transistor of the input cascade is connected to the common bus through the choke.

На чертеже приведена принципиальна схема генератора.The drawing shows a schematic diagram of the generator.

Импульсный генератор содержит входной и выходной каскады на транзисторах 1, 2, накопнтельные конденсаторы 3, 4. Одна обкладка конденсатора 3 соединена с общей шиной. Одна обкладка конденсатора 4 соединена с эмиттером лавинного транзистора 1.The pulse generator contains input and output cascades on transistors 1, 2, storage capacitors 3, 4. One plate of capacitor 3 is connected to a common bus. One plate of the capacitor 4 is connected to the emitter of the avalanche transistor 1.

База транзистора 5 непосредственно соединена с коллектором транзистора 1, а база транзистора 6 - с коллектором транзистора 2. Эмиттер транзистора 5 через диод 7 соединен с коллектором транзистора 1, а эмиттер транзистора 6 - через диод 8 - с коллекторомThe base of transistor 5 is directly connected to the collector of transistor 1, and the base of transistor 6 is connected to the collector of transistor 2. The emitter of transistor 5 is connected via diode 7 to the collector of transistor 1, and the emitter of transistor 6 is connected to diode 8

транзистора 2. Коллектор транзистора 5 соединен с шиной источника питани непосредственно , а коллектор транзистора 6 - через дроссель 9. Эмиттер транзистора 5 соединен со .второй обкладкой конденсатора 3, а эмиттер транзистора - со второй обкладкой конденсатора 4. Эмиттер транзистора 1 через дроссель 10 соединен с общей шиной.transistor 2. The collector of transistor 5 is connected to the power supply bus directly, and the collector of transistor 6 is connected via choke 9. The emitter of transistor 5 is connected to the second plate of capacitor 3, and the emitter of the transistor is connected to the second plate of capacitor 4. The emitter of transistor 1 is connected via choke 10 with a common bus.

Импзльсный генератор работает следующим образом.Impulse generator works as follows.

При подаче запускающего импульса от источника 11 на базу транзистора 1 происходит его лавинный пробой, и напр жение на конденсаторах 3 и 4 оказываетс приложенным к транзистору 2, вследствие чего пробиваетс When a triggering pulse is applied from source 11 to the base of transistor 1, an avalanche breakdown occurs, and the voltage on capacitors 3 and 4 is applied to transistor 2, as a result of which

и он. Накопительные конденсаторы 3, 4 разр жаютс по цепи, образованной диодами 7, 8 и транзисторами 1, 2. Дроссель 10 вл етс блокировочным. Введение его в схему позвол ет сделать врем восстановлени равным времени восстановлени одного каскада. Дроссель 9 преп тствует нарастанию тока через коллекторный переход транзистора 6 во врем формировани выходного импульса. Сопротивлени резисторов 12, 13 велики по сравнению с сопротивлением нагрузки 14, и их шунтирующим действием можно пренебречь . Базовые переходы транзисторов 5, 6 закрыты падением напр жени на диодах 7, 8. На нагрузке 14 формируетс выходной импульс . Когда ток разр да конденсаторов 3, 4 падет до величины, не достаточной дл поддержани лавины, транзисторы 1, 2 закрываютс , ток в цепи разр да прекращаетс . Так как базы транзисторов 5, 6 соединены через резисторы 12, 13 с источником коллекторного напр жени , эти транзисторы открываютс , и начинаетс перезар д конденсаторов 3, 4 через транзисторы 5, 6 соответственно. Скорость зар да определ етс сопротивлени ми открытых транзисторов 5, 6. Далее процессы повтор ютс .and he. The storage capacitors 3, 4 are discharged along a circuit formed by diodes 7, 8 and transistors 1, 2. The choke 10 is blocking. Introducing it into the circuit allows one to make the recovery time equal to the recovery time of one cascade. The choke 9 prevents the current from increasing through the collector junction of the transistor 6 during the formation of the output pulse. The resistances of resistors 12, 13 are large compared to the resistance of load 14, and their shunting effect can be neglected. The base transitions of the transistors 5, 6 are closed by the voltage drop across the diodes 7, 8. An output pulse is formed at the load 14. When the discharge current of the capacitors 3, 4 drops to a value not sufficient to maintain the avalanche, the transistors 1, 2 close, the current in the discharge circuit stops. Since the bases of transistors 5, 6 are connected through resistors 12, 13 to a source of collector voltage, these transistors open, and recharging of capacitors 3, 4 begins through transistors 5, 6, respectively. The charge rate is determined by the resistances of the open transistors 5, 6. Next, the processes are repeated.

Предмет изобретени Subject invention

Импульсный генератор, содержащий входной и выходной каскады на лавинных транзисторах , причем транзистор выходного каскада включен по схеме с коллекторно-эмиттерной нагрузкой, два накопительных коиденсатора , причем обкладка накопительного конденсатора входного каскада соединена с общей щиной, а обкладка накопительного конденсатора выходного каскада - с эмиттером лавинного транзистора входного каскада, отличающийс тем, что, с целью ускорени его восстановлени , в схему введены дополнительные транзисторы, базы которых непосредственно , а эмиттеры через диоды соединены с коллекторами основных транзисторов, коллектор дополнительного транзистора входного каскада непосредственно, а коллекторA pulse generator containing input and output cascades on avalanche transistors, the output stage transistor is connected according to the collector-emitter load circuit, two storage co-sensors, the storage capacitor plate of the input stage is connected with a common thickness, and the storage capacitor plate of the output cascade with an avalanche emitter front-end transistor, characterized in that, in order to speed up its recovery, additional transistors are introduced into the circuit, the bases of which are directly emitters are connected via diodes to the collectors of the main transistors, the collector of the additional transistor of the input stage is directly connected, and the collector

дополнительного транзистора выходного каскада через дроссель соединены с шиной источника питани , причем эмиттеры дополнительных транзисторов соединены также со вторыми обкладками/ соответствующих накопительных конденсаторов, а эмиттер лавинного транзистора входного каскада через дроссель соединен с общей шиной.The additional transistor of the output stage is connected to the power supply bus through the choke, the emitters of the additional transistors are also connected to the second plates / of the corresponding storage capacitors, and the emitter of the avalanche transistor is connected to the common bus through the choke.