SU482749A1 - Параллельный процессор дл логической обработки информации - Google Patents

Description

. fO, если a , (02-o)2(a,, a,.)- ii g.j, a.aj, где ,/ 0,7, . . ., n-1; . Дл  определени  всех coi и «г требуетс  n ( -1) сравнений а,- с « , которые можно проводить одновременно на л (п-1) устройствах сравнени , формирующих функции coi Использу  симметрию значений функции шь можно построить модифицированные функции (О 1 и 0)2 , реализаци  которых требует значительно меньшего количества оборудовани  Ui I 0) (а,-, ау) (а ,, а) со2(а-, a)(.oi (uj, а i), и и . Таким образом достаточно, ировед  п (п-1)/2 сравнений а,- с uj, определить все значени  со i , затем, инвертирую значени  со i , получить все значени  со2 и но формуле (1) вычислить значени  ы/ . Элементы исходного массива А переставл ютс  в соответствии со значени ми «; , так что элемент а занимает в результирующем массиве место с номером и, .Ж В предлагаемом устройстве параллельно определ ютс  все значени  оз i и со 2 и вычисл ютс  все значеии  м,- , после чего параллельно проводитс  перестановка элементов исходного массива, что позвол ет получить высокую скорость сортировки, процессор может эффективно выполн ть также сортировку произвольного массива длины . Если исходный массив имеет длину kn, где k - целое и , то сортировку можно вести с использованием алгоритма попарной сортировки , предварительно зшор дочив подмассивы длины п, причем в пары последовательно объедин ютс  подмассивы в таком пор дке, как это делаетс  дл  элементов при иснользованин метода Боуза-Нельсона. Процессор кроме параллельной сортировки при незначительных дополнени х позвол ет также вести поиск информации. Здесь также возникают два случа . Первый случай - когда число элемег1тов исходного массива не превосходит п-1, и второй - дл  массива произвольной длины . А. При поиске в массиве , Cz, . . ., с „-1 все элементы массива одновременно сравниваютс  с ключевым признаком б и формируетс  логический вектор V (vi, V2, . ., , ), указывающий, какие элементы массива С равны б. (О, если Cf 8, . , „ / (l, если , . . ., п-1. Б. Поиск информации в массиве произольиой размерности можно провоить иоследовательным применением указанной операции, однако при большой длине массива более эффективно вести поиск в предварительно упор доченном массиве следующим образом. Каждый упор доченный массив разбиваетс  на п-1 подмассивов. Составл етс  вектор b(bi, 62, . . ., bn-i ), в котором равно крайнему справа элементу /-го подмассива . Затем проводитс  сравнение всех компонент вектора b с признаком б, и формируютс  логические векторы аир, компоненты которых определ ютс  следующим образом /0, если bj f, (О, если , , если . P/ (1, если Ь; 8,. Отметим, что tty -ПС01 («о, fly )(2) i (ао, aj)vVj(3) где ,2, . . ., п-1; б ао; bj-uj-. Формирование вектора у, показывающего, в каких подмассивах могут содержатьс  элементы , равные б, заключаетс  в следующем: Yi ai(4) Y/ ayAp/-i ,(5) где / 2,3, . . ., п-1. Если Y/ 1 (, . . ., п-1), значит в подмассиве с номером / имеютс  элементы, равные б. Если заранее известно, что все элементы исходного массива различны, то только одно Y/ равно 1 и исходный элемент содержитс  в подмассиве с номером /. При этом, если длина /-ГО подмассива не более п-1, то поиск ведетс  но п. А. В противном случае /-Й подмассив разбиваетс  на подмассивы меньшей размерности и повтор етс  п. Б до тех пор, пока размерность подмассива не будет меньше п, после чего выполн етс  п. А. Если в исходном массиве имеетс  несколько элементов, равных б, то наличие одной единицы в векторе у указывает на то, что искомые элементы наход тс  в нодмассиве, отмечениом единичной компонентой у т. е. если Yy 1, то искомые элементы содержатс  в нодмассиве с номером /. Паличие нескольких единиц в Y свидетельствует о том, что искомые элементы имеютс  в нескольких соседних подмассивах, при этом следует найти элемепты , равные б, в подмассивах, отмеченных крайними слева и справа единицами в векторе Y, и если число единиц в Y больше двух, то остальные подмассивы, отмеченные подмассивами , целиком состо т из элементов, равных б. На фиг. 1 приведен параллельный процессор дл  логической обработки информации, состо щий из запоминающего устройства 1 хранени  исходной информации, блока 2 сравнени , блока 3 сумматоров, коммутирующей матрицы 4, запоминающего устройства 5 хранени  результирующей информации, регистраиндикатора 6, преобразовател  7 и регистрауказател  8. Устройства 1 и 5 содержат по п запоминающих  чеек 9 дл  хранени  чисел (признаков ), блок 2 сравнени  - п (п-1)/2 схем 10 сравнени  двоичных чисел, блок 3 сумматоров - п д-входовых двоичных сумматоров И. Выходы  чеек 9 устройства I подключены к входам схем 10 сравнени , причем выход f-й  чейки - к первому входу, а выход /-и  чейки - к второму входу (1,/)-й схемы сравнени  (i,/ 0,l, . . ., П--1, ). Кажда  (1,)-  схема сравнени  имеет два выхода (первый - выход признака coi (а ;, йу ) и второй - выход признака 032(0/ , и; ), которые соедипены с входами соответствующих сумматоров И, причем на вход i-ro сумматора поступают первые выходы (t,/)-x схем сравнени  и вторые выходы (/,i)-x схем сравнени . Выход каждого i-ro сумматора 11 блока сумматоров св зан с t-M управл ющим входом, а выход каждой i-й  чейки 9 устройства 1 с i-й  чейки 9 устройства 1 с i-м информационным входом коммутирующей матрицы 4. Каждый i-й выход коммутирующей матрицы подключен к входу i-й  чейки 9 и устройства 5. Кажда  (о,/)-  схема сравнени  имеет дополнительный третий выход (выход признака V J-), который св зан с /-м входом регистраиндикатора 6. Первый, второй и третий выходы каждой (о,/)-и схемы сравнени  соединены с /-Й группой входов преобразовател  7, выходы преобразовател  - с соответствующими входами регистра-указател  8. В качестве коммутирующей матрицы можно использовать любой коммутатор, осуществл ющий произвольную перестановку п чисел, дополненный сответствующим устройством управлени , которое выполн ет иастройку коммутатора в соответствии с сортирующим вектором . На фиг. 2 приведена логическа  схема коммутирующей матрицы 4. Эта матрица содержит п дешифраторов 12, П.2 групп клапанов 13, причем количество клапанов в каждой группе равно разр дности  чейки 9, и п п-входовых групповых схем «ИЛИ 14, причем кажда  группова  схема «ИЛИ 14 включает в себ  п-входовых схем «ИЛИ, число которых в группе равно разр дности  чейки 9. Вход каждого дешифратора 12 соединен с выходом соответствующего сумматора 11 блока сумматоров 3. и. -и выход Ы; (0,1, . . ., п-1) каждого i-ro дешифратора 12 подключей к управл ющему входу соответствующей группы клапанов 13, информационпып вход которой св зан с выходом /-и  чейки 9 устройства 1. Выходы группы клапанов 13, управл ющие входы которых подключены к и ; -м выходам дещифторов, соединены с входами U; -и групповой схемы «ИЛИ 14, выход которой подключен к входу м ,- -и  чейки устройства 5. Сортировку выполн ют следуюндпм образом . Исходный массив записываетс  в  чейки 9 устройства 1. Кажда  ((,./)-  схема 10 сравнени  определ ет значение функций со i (а , , а . и «2 (а,- , Gy ), которые вырабатываютс  соответственно на первом и втором выходах этой схемы. Все схемы сравнени  работают параллельно. Каждый t-й сумматор И блока сумматоров 3 вычисл ет сумму w; поступающих на его входы единиц. На выходе блока сумматоров формируетс  сорт1 рую1ций вектор и. Все сумматоры 11 работают параллельно. Коммутирующа  матрица 4 параллельно выполн ет перестановку всех чисел исходлого массива, поступающих на информацнопиые входь матрицы 4 с  чеек 9 устройства I, в созтветствии с вычисленным в блоке 3 сумматоров сортирующим вектором, проход щим па управл ющие входы матрицы 4. Результирующий упор доченный массив с выхода коммутирующей матрицы записываетс  в  чейки 9 устройства 5. Если число, поступающее на вход г-го дешифратора 12 с выхода i-ro сумматора 11, равно и I , то на ы , -м выходе этого дешифратора по вл етс  единица и число из -й  чейки 9 устройства 1 через соответствуюпию группу клапанов 13 и соответствующую г|Пгь новую схему «ИЛИ 14 попадает па и; -ю  чейку 9 устройства 5. Иоиск элемеита в массиве длины п-1 про вод т следующим образом. Ключевой призпак б записываетс  в О-ю  чейку 9 устройства 1, элементы массива -в I-(п.- 1)  чейки 9 устройства 1. Срлвнсане значений этих элементов массива с признаком б идет параллельно па (0,/)-ных схемах 10 сравнени , па третьих выходах которых формируетс  элемент ty 1, если Оу 5. В ре гистр-индпкатор 6 записываетс  вектор v по казывающий, какие компоненты массива рав ны б. Поиск подмассива, в котором содер/кат с  элементы, равные б, осуществл етс  следующим образом. Признак б записываетс  о О-ю  чейку, а вектор b - в 1-(п-1)  чейки 9 устройства 1. Сравнение всех компопептоп вектора b с Призпаком б выполн етс  параллельно па (0,/)-х схемах сравнени . Вектор у формируетс  в преобразователе 7 в соответствии с формулами (2-5) и записываетс  в регистр-указатель 8, содержимое которого, таким образом, показывает в каких подмассивах имеютс  элементы равные б.

Предмет изобретени 

Параллельный процессор дл  логической обработки информации, содержащий состо щее из п  чеек заиоминающее устройство хранени  исходной информации, п (п-1)/2 схем сравнени  двоичных чисел, п двоичных сумматоров , коммутирующую матрицу, запоминающее устройство хранени  результирующей информации, состо щее из п  чеек, (п-1) - разр дный регистр-индикатор, логический преобразователь и (п-1) - разр дный регистр-указатель , отличающийс  тем, что, с целью повышени  быстродействи  процессора , выход г-й  чейки запоминающего устройства хранени  исходной информации подключен к первому входу, а выход /-и  чейки - к второму входу {,/)-й схемы сравнени  (t,/

0,1, . . ., п-1, ), входы каждого г-го двоичного сумматора подключены к первым выходам (tj)-x схем сравнени  и к вторым выходам (/,г)-х схем сравнени , выход каждого двоичного сумматора подключен к соответствующему управл ющему входу коммутирующей матрицы, информационные входы которой соединены с выходами  чеек запоминающего устройства хранени  исходной информации, а информационные выходы - с входами  чеек запоминающего устройства хранени  результирующей информации, третий выход каждой (О,/)-и схемы сравнени  соединен с /-м входом регистра-указател , а выходы каждой (О,/)-и схемы сравнени  соединены с /-и группой входов логического преобразовател , выходы которого подключены к соответствующим входам регистра-указател .

фае. i

1 I I I I I I

L.

i.

i

/.

I