SU481136A1

SU481136A1 - Multithreshold logic element

Info

Publication number: SU481136A1
Application number: SU1835433A
Authority: SU
Inventors: Валерий Леонидович Дшхунян
Original assignee: Предприятие П/Я Р-6052
Priority date: 1972-10-04
Filing date: 1972-10-04
Publication date: 1975-08-15

Description

и -i 3 - соответствующие пороги многопорогового логического элемента, конечные вещественные числа.and -i 3 are the corresponding thresholds of the multithreshold logic element, finite real numbers.

Многопороговый логический элемент состоит из линейного сумматора, выполненного на четырех входных транзисторах 1-4, опорном четырех эмиттерном транзисторе 5, «весовых резисторах 6-9, источниках напр жени 10 и 11, и многопорогового дискриминатора, выполненного на переключател х тока на п ти транзисторах 12-16, включенных по схеме с общим коллектором, и резисторах 17-24, схеме совпадени на многоэмиттерном транзисторе 25 и резисторе 26, выходного э иттерного повторител па транзисторе 27, резисторе 28, и источпика напр жени 29.The multithreshold logic element consists of a linear adder, made on four input transistors 1-4, a supporting four emitter transistor 5, weight resistors 6-9, voltage sources 10 and 11, and a multi-threshold discriminator made on current switches on five transistors 12-16, connected in a circuit with a common collector, and resistors 17-24, a matching circuit on a multi-emitter transistor 25 and a resistor 26, an output emulator of a repeater on a transistor 27, a resistor 28, and a voltage source 29.

Многонороговый логический элемент работает следующим образом.Multi-threshold logical element works as follows.

В исходном состо нии транзисторы 1, 2, 3, 4, 14, 15, 16 выключены, а транзисторы 12 и 13 и многоэмиттерные транзисторы 5 и 25 включены. На выходе элемента - уровень логического нул .In the initial state, transistors 1, 2, 3, 4, 14, 15, 16 are turned off, and transistors 12 and 13 and multiemitter transistors 5 and 25 are turned on. At the output of the element - the level of logical zero.

Рассмотрим дл примера работу п типорогового логического элемента с «весами входов (1, 1, 2, 2) и «порогами 1, 3, 4, 5, 6. Относительный «вес входа 2 означает, что сопротивление соответствующего резистора в два раза меньще сопротивлени резистора на входе с «весом 1.Consider, for example, the operation of a n-threshold logic element with "weights of inputs (1, 1, 2, 2) and" thresholds 1, 3, 4, 5, 6. The relative "weight of input 2 means that the resistance of the corresponding resistor is two times less than input resistor with a "weight of 1.

У выходного транзистора 25 схемы совпадени проводит только эмиттер, св занный с эмиттером транзистора 14, срабатывающего па минимальный «порог 2. Входные двоичные сигналы, поступа на базы входных транзисторов 1, 2, 3, 4 измен ют потенциалы на базах транзисторов 12, 13, 14, 15, 16 в многопороговом дискриминаторе. Если «весова In the output transistor 25, the coincidence circuit conducts only the emitter associated with the emitter of the transistor 14, triggered by a minimum threshold 2. The input binary signals input to the bases of the input transistors 1, 2, 3, 4 change the potentials at the bases of the transistors 12, 13, 14, 15, 16 in the multithreshold discriminator. If “weight

ипun

сумма включенных входов 2 , 1- 3, то транзистор 14 включаетс , выключа транзистор 25 схемы совпадени п устанавлива lia выходе элемента .чогическук) единицу пthe sum of the included inputs 2, 1–3, then the transistor 14 is turned on, turning off the transistor 25 of the coincidence circuit n to set the output element element liagnostic unit

Если 3-С У аУ;-у; 4, то транзистор 14 включаетс , а транзистор 13 выключаетс п па выходе - -- уровень логического нул .If 3-C U aU; -y; 4, the transistor 14 is turned on, and the transistor 13 is turned off on the output pa - the level of logic zero.

IIII

Если 4 , то транзистор 14 включаетс , транзистор 13 выключаетс , по включаетс транзистор 15 и па выходе - уровень логической едппицы. IIIf 4, the transistor 14 is turned on, the transistor 13 is turned off, the transistor 15 is turned on, and the output circuit is turned on to the level of a logic unit. II

Если ,, то транзисторы 14 п 15 включаютс , транзистор 12 п 13 выключаютс , на выходе - логический «О.If ,, then the transistors 14 p 15 are turned on, the transistor 12 p 13 is turned off, the output is a logical "O.

Если X i У 6, то трапзисторы 14, 15, 16 включаютс , транзисторы 12 и 13 выключаютс , транзистор 25 схемы совпадени выключен и на выходе - логическа единица.If X i Y 6, then the trasistors 14, 15, 16 are turned on, the transistors 12 and 13 are turned off, the matching transistor 25 is turned off and the logical unit is output.

Таким образом элемент вьшолн ет п типороговую логическую фупкцию. Использование многопороговых логических элементов при построении логических устройств позвол ет в несколько раз повыспть быстродействие всего логического устройства и сократить оборудование по сравнению с аналогичными логическими устройствам) на однопороговых логических элементах.Thus, the element fulfills a logical threshold function. The use of multi-threshold logic elements in the construction of logical devices allows several times to increase the speed of the entire logical device and reduce the equipment compared to similar logic devices) on single-threshold logical elements.

Схема содержит компонеиты, легко реализуемые монолитной интегральной технологией и не требует жестких допусков к напр жению питани и параметрам компонентов. В интегральных схемах заданные отнощени резисторов легко выдержать с точностью ±2% и даже лучщей, при таких допусках нетрудно получить четырех и п типороговые логические элемепты. Схема обладает наибольщим быстродействием по сравнению с известными в виду возможности работы транзисторов в ненасыщенном режиме.The circuit contains components that are easily realized by monolithic integrated technology and do not require tight tolerances to the supply voltage and component parameters. In integrated circuits, it is easy to withstand the specified ratios of the resistors with an accuracy of ± 2% and even better, with such tolerances it is not difficult to get four and nd logical threshold elements. The circuit has the highest performance compared with the known in mind the possibility of transistors in the unsaturated mode.

Предмет изобретени Subject invention

Многопороговый логический элемент, содержащий линейный сумматор с парафазным выходом и многопороговый дискриминатор, отличающийс тем, что, с целью повыщени быстродействи , многопороговый дискриминатор состоит из переключателей тока на п ти транзисторах, включенных по схеме с общим коллектором, и схемы совпадени на многоэмиттерном транзисторе, к одному из эмиттеров которого подсоединен эмиттер третьего транзистора переключател тока, а к остальным его эмиттерам подсоединены попарно соединенные эмиттеры первого и п того, второго и четвертого транзисторов переключателей тока, причем базы первого п второго транзисторов подсоединены к пр мому выходу вышеупом нутого лннейиого сумматора, состо П1 ,его нз четырех входных транзисторов, эмиттеры которых соединены соответственно с эмиттерамн четырехэмиттерного транзистора с резистпвным делителем напр жени в качестве его коллекторной нагрузки, средние выводы которого соединены соответственно с базами третьего, четвертого и п того транзисторов многопорогового дискриминатора, коллектор мпогоэмнттерного транзистора которого соединен с базой выходного эмиттерного повторител .A multithreshold logic element containing a linear adder with a paraphase output and a multithreshold discriminator, characterized in that, in order to improve performance, the multithreshold discriminator consists of current switches on five transistors connected in a common-collector circuit and a coincidence circuit on a multi-emitter transistor to one of the emitters of which is connected to the emitter of the third transistor of the current switch, and the other emitters of the first and fifth, the second O and the fourth transistor of the current switches, the base of the first p of the second transistor being connected to the forward output of the above-mentioned line adder, state P1, its nz four input transistors, whose emitters are connected respectively to the emitter of the four-emitter transistor with a resistor voltage divider as its collector load , the middle terminals of which are connected respectively to the bases of the third, fourth and fifth transistors of the multithreshold discriminator, the collector of the high-voltage transient A source of which is connected to the base of the output emitter follower.

ймдymd

JJ