SU480086A1

SU480086A1 - Устройство дл умножени

Info

Publication number: SU480086A1
Application number: SU1938722A
Authority: SU
Inventors: Игорь Исаакович Смилянский; Евгения Владимировна Корсунова; Леонид Абрамович Яновский
Original assignee: Предприятие П/Я Г-4485
Priority date: 1973-07-04
Filing date: 1973-07-04
Publication date: 1975-08-05

Description

а при отрицательном напр жении на выходе компаратора

1

(-U, + ,

1/,

Если при этом на второй вход компаратора подан сигнал второго сомножител у, то при положительном напр жении на выходе компаратора порог срабатывани последнего paiiea

U,, + kyy,

U,-U, + k,y.

Эпюры выходных напр жений на выходах интегратора, компаратора и фазочувствительпого выпр мител дл этого случа приведены на фиг. 2, г, д, ж соответственно.

Длительность положительного импульса на выходе компаратора определ етс выражением

Гн

V, X

а .длительность отрицательного импульса 2U,T,,

а 7Т

.,x

Период напр жени на выходе компаратора п соответственно на выходе устройства равен

,- .

f/2- к. -х

Среднее значение напр жени па выходе фазочувствительного выпр мител равно отношению алгебраической суммы площадей треугольников ОАВ, ВСЕ, HDE и EFL (фиг. 2, ж) к периоду генерируемого напр жени . Высоты треугольников равны порогам срабатывани 1/1 и t/2 компаратора, а основани определ ютс временами интегрировани от

соответствующего уровн до нул со скоростью Vi пли Vz в зависимости от пол рности напр жени на выходе компаратора, где Vi - Vz, так как при -f/к выходной сигнал интегратора инвертируетс фазочувствительпым выпр мителем.

Таким образом, среднее значение выходного напр жени устройства определ етс выражением

Ul klx I Ги(о+АуЗ)

w., 2(u,k,x) T ( + kyyy J(if,-kyy)

2() Г 2(,x)

Ч T(U, + kyyY

b h KX Ку

ху.

1лГ

2()

Следовательно, среднее значение папр жени на выходе устройства пропорционально произведению входных сигналов и его знак определ етс соотношением знаков сомножителей .

Таким образом, предложенное устройство позвол ет получить четырехквадрантное перемножение входных сигналов, при более простой , по сравнению с известными устройств ми , схеме соединени .

Предмет изобретени

Устройство дл умножени , содержащее два источника входных сигналов, интегратор, вход которого подключен к первому источнику

входного сигнала, и компаратор, первый вход которого соединен с выходом интегратора, а второй - со вторым источником входного сигнала , отличающеес тем, что, с целью упрощепи устройства, выход компаратора

подключен ко входу интегратора и к управл ющему входу дополнительно введенного фазочувствительного выпр мител , вход питани которого подключен к выходу интегратора, а выход - к выходу устройства.

Фиг. i