SU476657A1 - Фазовый детектор - Google Patents

Description

3

входного сигнала, 2, выход которого подключен к одному нз входов триггера 3 с раздельными входамн; по опорному сигналу последовательно соединены схема «ИЛИ 4, делитель опорного сигнала 5, выход которого подключен к другому входу триггера 3. Схема логической обратной св зи содержит схему «И 6 с двум  входами, выход которой через схему «ИЛИ 4 подключен ко входу делител;; 5, а к одному из входов схемы «И через последовательно соединенные формирователь импульсов 7 и схему «НЕ 8 подключен выход делител  опорного сигнала 5. К другому входу схемы «И б через такой же формирователь имиульсов 9 подключен выход фазового детектора .

Работа схемы заключаетс  в следующем. В делител х 2 и 5 частота и фаза фазомодулироваиного и опорного сигналов дел тс  на два (фиг. 2а, б), триггер 3 преобразует разность фаз фазомодулироваиного и опорного сигналов разделенной частоты в длительность нмпульсов (фиг. 2(3). Изменение посто нной составл ющей показано на диаграмме (фиг. 2е).

В зависимости от момента включени  фазомодулированиого сигнала начальна  разность между опорным и фазомодулнрованным сигналами разделенной частоты может быть ф нли ф+180°. Соответственно рабоча  точка на характеристнке находитс  на линейном участке (фиг. 3) или заходит на нелинейный участок характеристики (фиг. 4).

В первом случае фазомодулированный сигнал преобразуетс  в длительность импульса без нскажений, во втором случае выходной сигнал искажаетс .

Дл  установлени  и стабилизации правильного соотношени  фаз, при котором фазова  .модул ин  преобразуетс  без искажений, введена логическа  обратна  св зь.

Работа обратной св зи состонг в следующем . При правильном соотношении фаз фазомолулированного н опорного сигиалов на каждый опорный н.мпульс следует переброс триггера 3 (фиг. 2г, д), при заходе рабочей точки на нелинейный участок триггер 3 импульсом е делител  5 не неребраеываетс  (фнг. 5ж, з).

Такое  влегще наблюдаетс  при каждом заходе рабочей точкн на нелннейный участок.

Выходные нмнульсы делител  5 и соответствуюнще им перебросы триггера 3 преобразуютс  формировател ми в короткие импульсы.

Длительпость импульса, формируемого с выхода триггера 3, может быть больше длительности имнульса, формируемого с выхода делител  5, нли равна ей. Выходные нмпульсы с формировател  7 дополнительно проход т через инвертор 8 и совместно с импульсами формировател  9 подаютс  на схему «И (фиг. 6и, к).

Опорный импульс, который ие вызывал переброса триггера 3, выдел етс  схемой «И (фиг. 6,7г) и, попада  через схему «ИЛИ на вход делител  5 (фиг. 6,.и), мен ет его фазу на 180° (фиг. 6,м), чем восстанавливаетс  правильное соотношение фаз.

Предмет изобретени 

Фазовый детектор, содержащий делители частоты входного н опорного сигналов, нодключегн1Ь е ко входам триггера, выход которого  вл етс  выходом фазового детектора, отличающийс  тем, что, с целью расширени  динамического диапазона до 360°, выход делител  частоты опорного сигнала соединен с его входом через последовательно соединенные формирователь импульсов, схемы «НЕ, «И, «ИЛИ, при этом второй вход схемы «ИЛИ Подключен к нсточгнпчу опорного сигпала , а выход фазового детектора через лополннтельный формирователь импульсов подсоединен ко второму входу схемы «И.

Фиг.1

Ф„

;1Ш1|1-Ц1

Н| 1м JllJii

fy 1--1-г-ггт г-Н Л

-№

i и

I I г- i-r-tr I I 1 I I 1 I 11

; . 1 1 1 i I : I

- i -i-IUU-.

I T П I I Ti 1

I I I I I I I 1 I

hihu

JL.,

-гл -л- О -а гл-f Фиг

И

LL

Фиг.

-2 -Ji 0 v

. m.U..Al±.LJ.

jjL i1i 1„

UL-JL.L.4..

-П„.J j Л. J

x-

--IX

1 .

..

,.-J-i

JL-JУiili

i I

.fnryj:iCO.C

„i J J jA i.i.,.iJ.

. л.„.JR, -ги:1.

.. ./i