SU473313A1

SU473313A1 - Digital compander

Info

Publication number: SU473313A1
Application number: SU1899065A
Authority: SU
Inventors: Валентин Павлович Кокошкин
Original assignee: Предприятие П/Я А-7306
Priority date: 1973-03-16
Filing date: 1973-03-16
Publication date: 1975-06-05

Description

1one

Предлагаемый цифровой компандер может быть иснользовай в радиотехнических устройствах , а также при построении аппаратуры дл спутниковых Систем ов зи, при временном уплотнении ствола ретрансл тора.The proposed digital compander can be used in radio devices, as well as when building equipment for satellite communication systems, with temporary compaction of the transponder trunk.

Дл уменьшени шумов квантовани и нелинейных искажений в насто щее врем используютс цифровые .компандеры, содержашие п-разр дное кодирующее устройство, выход Которого подключен ко входу линии задержки и анализатора наличи импульсов старших разр дов, а также группирующее устройство.In order to reduce quantization noise and nonlinear distortion, digital .componders containing a n-bit encoder are currently used. Their output is connected to the input of the delay line and the analyzer for the presence of higher-order pulses, as well as a grouping device.

Однако в известных компандерах при любом законе компандироваеи за счет квантовани сигнала по амплитуде число допустимых мгновенных значений напр жени строго фиксировано И определ етс знатностью Кода на выходе устройства.However, in known compandors with any compandiating law, by quantizing a signal by amplitude, the number of permissible instantaneous voltage values is strictly fixed, and is determined by the nobility of the Code at the output of the device.

Цель изобретени - уменьшение шумов квантовани и нелинейных искажений при низких уровн х сигнала.The purpose of the invention is to reduce quantization noise and non-linear distortion at low signal levels.

В предлагаемое устройство дополнительно введены сумматор, ключ, узел формировани . При этом выход линии задержки через последовательно соединенные ключ и группирующее устройство подключен к первому входу сумматора, к другому входу которого подключен выход анализатора наличи импульсов старших разр дов через узел формировани , второй выход которого подключен к управл ющему входу ключа.An adder, a key, a forming unit are additionally introduced into the proposed device. At the same time, the output of the delay line is connected via a serially connected key and the grouping device is connected to the first input of the adder, to the other input of which the output of the analyzer of high-order pulses is connected through the formation node, the second output of which is connected to the control input of the key.

Функциональна схема цифрового компандера изображена на чертеже.The functional diagram of the digital compander is shown in the drawing.

Выход и-разр дного кодирующего устройства 1 соединен с параллельно включенными линией задержки 2 и анализатором наличи импульсов старших разр дов 3. Анализатор через узел формировапи 4 подключен к управл ющему входу ключа 5, вход которого соединен с выходом линии задержки 2.The output of the i-bit encoder 1 is connected to the parallel-connected delay line 2 and the presence of high-order pulse analyzer 3. The analyzer is connected to the control input of the key 5, the input of which is connected to the output of the delay line 2, via the imaging unit 4.

Выход ключа 5 соединен со входом группирующего устройства 6, выход которого, в свою очередь, соединен с первым входом сумматора 7, второй вход которого соединен с узлом формировани 4.The output of the key 5 is connected to the input of the grouping device 6, the output of which, in turn, is connected to the first input of the adder 7, the second input of which is connected to the formation unit 4.

Аналоговый сигнал при помощи тг-разр дного кодирующего устройства I преобразуетс в цифровую форму (п-разр дные кодовые ком:бинации). Кодовые .комбинации поступают на линию задержки 2 и анализатор наличи импульсов старших разр дов 3. Лини задержки 2 задерживает п-разр дные кодовые комбинации на врем т. Врем выбираетс исход из веро тности по влени максимальных амплитуд в аналоговом сигнале.The analog signal is converted into digital form using an n-bit encoder I (n-bit code com: binations). Code combinations arrive at delay line 2 and the presence pulse analyzer is higher bits 3. Delay line 2 delays n-bit code combinations by time m. The time is selected based on the probability of occurrence of the maximum amplitudes in the analog signal.

Анализатор наличи и-мпульсов старших разр дов 3 определ ет номер самого старшего разр да, хот бы один импульс которого присутствовал бы в д-разр дных кодовых комбинаци х за врем т. Сигнал с анализатора наличи имлульсов старших разр дов через узел формировани 4 управл ет работой ключа 5. Ключ и.ропускает только п - k разр дов п-разр дных кодовых комбинаций, причем в зависимости от амллитуды сигнала передаютс различные разр ды. Так, например, если за врем т анализатор 3 зафиксировал наличие старшего разр да или, другими словами, максимальную амнлитуду аналогового сигнала, ключ пропускает разр ды с первого но л - k. Если за врем т зафиксировано отсутствие старшего разр да и присутствие второго по весу старшего разр да, Ключ нропускает разр ды со второго 1ПО и- (k- 1). Если за врем т зафиксировано отсутствие двух первых старших разр дов и нрисутствие третьего но весу старшего разр да, ключ пропускает разр ды € третьего по п- (k - 2). Если за врем т зафиксирова1 о отсутствие старших k-1 разр дов, -ключ пропускает разр ды с -го по п-ный. Таким образом, па выходе ключа образуетс цифровой сигнал, состо щий из п - k разр дных кодовых комбинаций, следующих с временными интервалами, равными по длительности k разр дам п-разр диой кодовой комбинации. С ключа 5 сигнал поступает на групнируюшее устройство 6, в котором группируютс все разр дные кодовые комбинации за врем т. В результате на его выходе образуетс сигнал , состо щий ИЗ N (п - К) разр дных кодовых комбинаций, следующих одна за другой, и защитного временного интервала, равного по длительности N-k разр дам п-разр дной кодовой комбинации. В сумматоре 7 цифровой сигнал складываетс с импульсами компаидировани узла формировани 4 и импульсами синхронизации . Импульсы компандировани определ ют, какие п - k разр дные импульсы выбраны из п разр дных импульсов на отрезке сигнала длительностью т. Предмет изобретени Цифровой компандер, содержащий «-разр дное -кодирующее устройство, выход которого подключен ко входу линии задержки и анализатора наличи импульсов старших разр дов , а также группирующее устройство, отличающийс тем, что, с целью уменьшени шумов -квантовани и нелинейных искажений при низких уровн х сигнала, дополнительно введены ключ, узел формировани и сумматор, при этом выход линии задержки через последовательно соединенные ключ и группирующее устройство подключен к первому входу сумматора к другому входу которого подключен выход анализатора наличи импульсов старших разр дов через узел формировани , второй выход которого подключен к управл ющему входу ключа.The high-bit i-pulse analyzer 3 determines the number of the highest bit, at least one pulse of which would be present in the g-bit code combinations during the time t. The high bit bit signal from the analyzer is controlled by operation of the key 5. The key and. sends only n - k bits of the n-bit code combinations, and different bits are transmitted depending on the signal amplitude. So, for example, if the analyzer 3 detected the presence of a higher bit or, in other words, the maximum amplitude of the analog signal, the key skips the bits from the first but l –k. If during the time t the absence of the most significant bit and the presence of the second most significant bit of the most significant bit is recorded, the Key disallows the bits from the second 1PO and - (k - 1). If during the time t the absence of the first two high-order bits and the presence of the third one but to the weight of the most significant bit is detected, the key skips the bits of the third in n- (k - 2). If during the time t fixes the absence of higher k-1 bits, the key skips bits from th to f-th. Thus, a digital signal is formed on the key output, consisting of n - k bit code combinations following at intervals equal to k bits of a n - bit code combination. From key 5, the signal arrives at group device 6, in which all the bit code combinations are grouped in time m. As a result, a signal consisting of N (n - K) bit code combinations, one after the other, and protective time interval equal to the duration of Nk bits will give n-bit code combination. In the adder 7, the digital signal is added to the compaction pulses of the formation unit 4 and the synchronization pulses. Companding pulses determine which n - k bit pulses are selected from n bit pulses on a signal segment of duration t. Subject of the Invention Digital compander containing a " bit-encoder, the output of which is connected to the input of the delay line and the analyzer for the presence of higher-order pulses bits, as well as a grouping device, characterized in that, in order to reduce quantization noise and nonlinear distortion at low signal levels, a key, a shaping unit and an adder are additionally introduced, while output The delay line through a serially connected key and a grouping device is connected to the first input of the adder to another input of which the output of the analyzer is connected to the presence of high-order pulses through the formation node, the second output of which is connected to the control input of the key.

-i-i