SU473286A1 - Блокинг-генератор - Google Patents

Description

Изобретение относитс  к радиотехнике, может быть использовано в качестве формировател  импульсов. Известен блокинг-генератор на транзистора .х с общей базой и линией задержки. Цель изобретенн  - повышение стабильности длнтельности выходных импульсов и формирование пачки импульсов с интервалом между им1нульсами меньше времени восстановлени  блокинг-генератора. Предлагаемый блокинг-геиератор отличаетс  тем, что между выходом согласованной линин задержки, выключенной 1параллельно обмотке обратной СВЯЗИ, и эмиттером транзистора включен эмиттерный повторитель; линн  задержки закорочена на конце, а эмиттерный повторитель .включен между выводом линии , предшествуюш,пм закороченному концу, и эмиттером транзистора. Иа чертеже приведена принципиальна  электрическа  схема устройства. В коллекторную цепь транзистора 1, включенного по схеме с общей базой, включена первична  обмотка 2 импульсного трансформатора 5. Параллельно обмотке обратной св зи 4 трансформатора включена лини  задержки 5, выход которой -подсоединен к базе транзистора , включенного по схеме эмиттерного повторител . Эмиттер транзистора 6 через диод 7 соедпнен с эмнттером транзистора 1, а через резистор 8 - с общей шшюй 1сточннка питани . Выход линии задержки 5 нагружен на резистор 9. База транзистора 6 через последовательно соеди)1енные диод W и резистор 11 соединена с общей щиной источн 1ка )1птани . Отрицательные импульсы запуска подаютс  на вход и через диод 12 поступают на эмиттер транзистора /. Положительные импульсы и перепады напр жени  через диод 13 за.корачмваютс  на общую щину. В схеме имеютс  резисторы 14 и 15, а также диод 16. Выходные импульсы снимаютс  с выходной обмотки 18 трансформатора. Блокинг-генератор работает следуюнхим образом. В исходном состо нии транзисторы / и 6 заперты. При поступлении входного запускаюи;его импульса отрицательной пол рности Tpaii3;ieTop / отиираетс , и блоки}гг-генератор 1 ачинает формировать импуль.с, параметры которого (форма и длительность) определ ютс  схемой и трансформатором. На вход ли1ИИ задержки 5 с резистора 15 через согласующий резистор 14 поступает положительный импульс. По истечении времени, определ емого линией задержки 5, равного требуемой длительности формируемого блоклнг-генератором имиульеа, на ее выходе по вл етс  ио.южптельный имлульс, который через транзисгор 6 т

эмиттерного повтор:1т::л  li через диод 7 поступает на эмиттер транзистора / н срывает блэкннг-ироцесс. Транз1:стор / запираетс , а в трансфор:лато|Х происходит процесс восстаиоплсии  исходного соСтоЯНи , по окопчан п; которого схема зповь готова к запуску.

В этом c.iy-iae диод 10 и резистор // должны быть отключены.

Дл  формировани  нмп}Л со,в с и;;торвалом между импульсами меньше времени восстановленп  блокннг-тенератора конец линии задержки 5 замыкают накоротко (закорачивают резистор 9), а в цепь базы транзистора 6 включают .последовательную цепь из диода 10 резистора //, защищающую переход эмиттер - база транзистора 6 от нробо  обратным напр жением. На выходе линии задержки , предшествующем закороченному концу , образуетс  алгебраическа  Сумма пр мого положительного импульса и отраженного от закороченного конца линцн отрицательного импульса. Положительна  часть этой суммы через эмнттерный повторитель на транзисторе 6 срывает блокинг-процесс. Длительность

срь вающего импульса в этом случае )авна удвоенной величине задержки, образ -юп1е1 1с; между двум  соседними отводами линии задержки - закороченным и выходным.

П р е д м е т и з о б р е т е i; и  

1.Блокинг-генератор на транзисторе с общей базой и линией задержки, отличающийс  тем, что, с целью повышепи  стабильности длительности выходных импульсов, между выходом согласованной линии задержки, включенной нараллельно обмотке обратной св зи, и эмиттером транзистора включен эмиттерный повторитель.

2.Блокинг-генератор но п. 1, отличающийс  тем, что, с целью формировани  пачки импульсов с пнтсрвалом между им пульсами меньше времени восстановлени  блокинг-генератора , лини  задержки закорочена на конце, а эмпттерный повторитель включен между вы1вадо1М линии, гфедшеетвуюн1им закороченному 1концу, и эмиттером транзистора.

0 +

J i