SU471610A1 - Analog storage device - Google Patents
Analog storage deviceInfo
- Publication number
- SU471610A1 SU471610A1 SU1917635A SU1917635A SU471610A1 SU 471610 A1 SU471610 A1 SU 471610A1 SU 1917635 A SU1917635 A SU 1917635A SU 1917635 A SU1917635 A SU 1917635A SU 471610 A1 SU471610 A1 SU 471610A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- winding
- voltage
- control
- transistor
- mazu
- Prior art date
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
(54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО(54) ANALOG STORAGE DEVICE
,1,one
Изобретение относитс к аналоговым запоминающим устройствам и может найти применение в устройствах автоматики и вычислительной техники.The invention relates to analog storage devices and may find application in automation and computing devices.
Известны магнитные аналоговые запоминающие устройства (МАЗУ) с составными сердечниками. Однако эти устройства из-за незначительного быстродействи наход т ограниченное применение в технике.Known magnetic analog storage devices (RAM) with composite cores. However, these devices, due to their low speed, are of limited use in engineering.
Цель изобретени - устранение этого недостатка путем воздействи на процесс запоминани аналоговой величины (намагничивани управл ющего сердечника МАЗУ) в паузах между управл ющими импульсами.The purpose of the invention is to eliminate this disadvantage by acting on the process of storing an analog value (magnetization of the control core MAZU) in the pauses between the control pulses.
В предлагаемом устройстве повыщение быстродействи устройства достигаетс за счет того, что цепь нагрузки усилител , состо ща из коммутирующего транзистора, регулировочного и нагрузочного резисторов, источника питани , совместно с источником управл ющего воздействи подключаетс параллельно к обмоткам управлени МАЗУ, а вход усилительного транзистора .соедин етс с вторичной обмоткой трансформатора. Его первична обмотка включена в нагрузочную цепь МАЗУ. Ири этом вход коммутирующего транзистора в управл ющей цепи подключен к двум последовательно соединенным резисторам , а вход коммутирующего транзистора 3 цепи нагрузки устройства - к последовательно соединенным между собой резисторам на входе и выходе МАЗУ.In the proposed device, an increase in the speed of the device is achieved due to the fact that the load circuit of the amplifier, consisting of a switching transistor, an adjusting and load resistors, a power source, together with a control source, is connected in parallel to the control windings of the MAZU and the input of the amplifying transistor. with the secondary winding of the transformer. Its primary winding is included in the MAZ load circuit. In this way, the input of the switching transistor in the control circuit is connected to two series-connected resistors, and the input of the switching transistor 3 of the load circuit of the device is connected to the series-connected resistors at the input and output of the MAZ.
Устройство состоит из магнитного сердечника 1, обмотки сброса информации 2, управл ющих обмоток 3 и 4, выходной обмотки 5, выпр мител 6, источника переменного напр жени 7, трансформатора 8, резисторов 9-13, транзисторов 14-16, конденсатора 17, источников посто нного 18 и управл ющего 19 напр жени , входного V и выходного U управлепий, управл ющих напр жений U и t/4.The device consists of a magnetic core 1, a reset winding 2, control windings 3 and 4, an output winding 5, a rectifier 6, an alternating voltage source 7, a transformer 8, resistors 9-13, transistors 14-16, a capacitor 17, sources constant 18 and control voltage 19, input V and output U controls, control voltages U and t / 4.
Источник управл ющего напр жени 19, транзистор IG, конденсатор 17, защунтированпый ключом, подключаютс к управл ющей обмотке 3 МАЗУ. При этом промежуток эмиттер-база транзистора 16 подключаетс к последовательно соединенным резисторам 12 и И. Транзистор 14 подключаетс к вторичнойThe control voltage source 19, the transistor IG, the capacitor 17, clamped with a switch, is connected to the control winding 3 MAZU. In this case, the emitter-base gap of the transistor 16 is connected to the series-connected resistors 12 and I. The transistor 14 is connected to the secondary
обмотке трансформатора 8. Транзистор 15the winding of the transformer 8. Transistor 15
соедин етс с транзистором 14, источникомconnected to transistor 14, the source
посто нного напр жени 18 и обмоткой 4DC voltage 18 and winding 4
МАЗУ.MAZU.
Обмотка 5 управл емого сердечника АWinding 5 controlled core A
МАЗУ через выпр митель 6 подключаетс к источнику 1. К выходным клеммам выпр мител подключаетс первична обмотка трансформатора 8 и загрузочный резистор 9. Выходной сигнал (запоминаемое напр жение)The MAZU through the rectifier 6 is connected to the source 1. The primary winding of the transformer 8 and the load resistor 9 are connected to the output terminals of the rectifier. Output signal (memorized voltage)
Vi поступает на клеммы а, б устройства, наVi enters the terminals a, b of the device, on
клеммы в, г - последовательность пр моугольных импульсов (например, от генератора импульсов, блокинг-генератора и т. п.)Устройство работает следующим образом.terminals c, d - sequence of rectangular pulses (for example, from a pulse generator, blocking generator, etc.). The device operates as follows.
Допустим, что первоначально магнитожесткий сердечник Б МАЗУ размагничен за счет подачи в обмотку 2 импульса сброса. При этом на резисторе 9 напр жение отсутствует. Пусть на вход аб, поступает напр жение t/j, которое необходимо запомнить. В этом случае включаетс транзистор 16, так как на его промежуток база-эмиттер поступает отпирающее импульсное напр жение, представл ющее собой разность падений напр жений на резисторах 12 и И - (/3-f/4)- От источника управл ющего напр жени 19 начинает зар жатьс конденсатор 17, а от импульса к импульсу увеличиваетс ток в обмотке 3, намагничивающей магнитожесткий сердечник МАЗУ. От импульса к импульсу уменьшаетс напр жение на резисторе 9. Изменение на нем напр жени в св зи с наличием остаточного потока магнитожесткого сердечника МАЗУ в паузах между импульсами приводит к наведению импульсной э. д. с. во вторичной обмотке (II) трансформатора 8. Ввиду того, что транзистор 15 открываетс за счет падени напр жени на резисторе 9 (, э. д. с. учитываетс транзистором 14 и, следовательно , через обмотку 4 протекает импульс тока, который в паузе между управл ющими импульсами дополнительно намагничивает магнитожесткий сердечник МАЗУ.Assume that the initially magnetic hard core B MAZU is demagnetized by applying to the winding 2 a reset pulse. There is no voltage on resistor 9. Let the input t / j be the voltage to be memorized. In this case, the transistor 16 is turned on, since an unbinding impulse voltage is supplied to its base-emitter gap, which is the difference in voltage drops across resistors 12 and AND - (/ 3-f / 4) - From the control voltage source 19 the capacitor 17 starts to charge, and from pulse to pulse the current in the winding 3, which magnetizes the hard magnetic core MAZU, increases. From pulse to pulse, the voltage across the resistor 9 decreases. A change in the voltage across it due to the presence of a residual flux of the hard-core MAZU core in the pauses between the pulses leads to a pulsed e. d. in the secondary winding (II) of the transformer 8. In view of the fact that the transistor 15 opens due to the voltage drop across the resistor 9 (, ed. s. is taken into account by the transistor 14 and, therefore, a current pulse flows through the winding 4 The control pulses additionally magnetize the magnetically hard MAZU core.
После того как напр жение f/2 сравниваетс с Ui, их разность будет составл ть весьма малую величину, практически определ емую порогом чувствительности транзисторов 15, 16, последние отключаютс . Следовательно,After the voltage f / 2 is compared with Ui, their difference will be a very small value, practically determined by the sensitivity threshold of the transistors 15, 16, the latter are turned off. Consequently,
напр жение на резисторе 9 с определенной погрешностью запоминани будет соответствовать подлежащему запоминанию напр жению и. Дл записи другого значени t/i следует произвести сброс записанной информации с помощью обмотки 2 и разр дить ключом конденсатор 17. Таким образом, за счет приведенного схемного рещени устройства быстродействие его по сравнению с известными может быть увеличено по крайней мере в 2 раза за счет управлени процессом намагничивани управл ющего сердечника МАЗУ в паузах между управл ющими импульсами.the voltage across the resistor 9 with a certain error of memory will correspond to the voltage to be memorized and. To write another t / i value, you should reset the recorded information using winding 2 and use a key to discharge capacitor 17. Thus, due to the reduced circuitry of the device, its speed can be increased by at least 2 times due to control the magnetizing process of the control core MAZU in the pauses between the control pulses.
Предмет изобретени Subject invention
Аналоговое запоминающее устройство, содержащее магнитный сердечник с управл ющими и выходной с обмотками, выпр митель, конденсатор и резисторы, два ключа и усилитель , выполненные на транзисторах, отличающеес тем, что, с целью повышени быстродействи устройства, оно содержит трансформатор, один выход вторичной обмотки которого подключен к базе транзистора усилител , другой - к его эмиттеру, а один выход первичной обмотки подсоединен к одному из выходов выпр мител , другой - к выходу устройства, базы транзисторов ключей соединены с одним из входов устройства и через последовательно соединенные два резистора - с коллектором транзистора усилител , эмиттер которого соединен с одним из выходов первой управл ющей обмотки, второй выход которой через источник посто нного напр жени и третий резистор подсоединен к коллектору транзистора первого ключа.Analog memory device containing a magnetic core with control and output with windings, a rectifier, a capacitor and resistors, two switches and an amplifier, made on transistors, characterized in that it contains a transformer, one output of the secondary winding to increase the speed of the device which is connected to the base of the transistor amplifier, the other to its emitter, and one output of the primary winding is connected to one of the outputs of the rectifier, the other to the output of the device, the base of the transistors of the keys are connected to one From the device inputs and through series-connected two resistors to the collector of the amplifier transistor, the emitter of which is connected to one of the outputs of the first control winding, the second output of which is connected to the collector of the first switch through a constant voltage source.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1917635A SU471610A1 (en) | 1973-05-18 | 1973-05-18 | Analog storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1917635A SU471610A1 (en) | 1973-05-18 | 1973-05-18 | Analog storage device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU471610A1 true SU471610A1 (en) | 1975-05-25 |
Family
ID=20552384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1917635A SU471610A1 (en) | 1973-05-18 | 1973-05-18 | Analog storage device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU471610A1 (en) |
-
1973
- 1973-05-18 SU SU1917635A patent/SU471610A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3233161A (en) | Saturable reactor and transistor bridge voltage control apparatus | |
GB1366512A (en) | Converter circuits | |
US3663949A (en) | Current sensing of indicator current in series with transformer winding | |
SU471610A1 (en) | Analog storage device | |
US3069612A (en) | Current supply apparatus | |
US3193693A (en) | Pulse generating circuit | |
US3074031A (en) | Magnetically controlled switching circuit | |
US2916729A (en) | Magnetic core binary circuit | |
US3238445A (en) | Saturable core pulse width control apparatus | |
US3121800A (en) | Pulse generating circuit | |
US3030521A (en) | Magnetic core binary counter | |
GB993846A (en) | Electronic trigger-pulse-generating circuit arrangement | |
US3011714A (en) | Settable magnetic integrator | |
US3198955A (en) | Binary magnetic memory device | |
US2912681A (en) | Counter circuit | |
US3229121A (en) | Blocking oscillator employing two switch means for setting and automatically resetting magnetic core transformer | |
US3237128A (en) | Circuit for presetting the magnetic state of a magnetic oscillator | |
GB818768A (en) | Improvements in or relating to transistor circuits | |
US2874372A (en) | Magnetic core devices | |
US3156903A (en) | Signal delay circuit | |
US2948473A (en) | Static analogue divider | |
US3077543A (en) | Binary counter for electrical pulses | |
SU526053A1 (en) | Transistor inverter | |
US3123716A (en) | Pulse translating apparatus | |
GB916234A (en) | Electric circuits comprising memory elements |