SU470804A1 - A device for performing arithmetic and logical operations - Google Patents
A device for performing arithmetic and logical operationsInfo
- Publication number
- SU470804A1 SU470804A1 SU1751140A SU1751140A SU470804A1 SU 470804 A1 SU470804 A1 SU 470804A1 SU 1751140 A SU1751140 A SU 1751140A SU 1751140 A SU1751140 A SU 1751140A SU 470804 A1 SU470804 A1 SU 470804A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- source
- voltage
- code
- values
- output
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Description
1 практически без ослаблени подаетс на нагрузку , а выходное сопротивление в установившемс режиме близко к нулю. Врем переключени схемы с нулевого уровн выходного напр жени на ненулевой определ етс временем зар да током /оор (не завис щим от схем предшествующих устройств) паразитных емкостей и индуктивностей.1, with almost no attenuation, is applied to the load, and the output impedance in the steady state is close to zero. The time of switching the circuit from the zero level of the output voltage to a non-zero one is determined by the current charge / current (independent of the circuits of the preceding devices) of parasitic capacitances and inductances.
Отклонени уровн напр жени источника G от нулевого в сторону уровн напр жени источника 1, мен ющие токи через диоды и стабилитроны, не .мен ют падений напр /кенпй на них.The deviations of the voltage level of the source G from zero in the direction of the voltage level of source 1, the alternating currents through the diodes and the zener diodes, do not change the voltage drops on them.
В тех случа х, когда исходные напр жени имеют ненулевые, равные по величине и противоположные по знаку отклонени от пулевого уровн , сопротивлени элементов 3 и 4 равны (ст//обр) и напр жение на нагрузке имеет нулевой уровень (как и при пулевых уровн х напр жений всех источников).In cases where the initial voltages have nonzero, equal in magnitude and opposite in sign deviations from the bullet level, the resistances of elements 3 and 4 are equal (st // arr) and the voltage on the load has a zero level x voltages of all sources).
Нагрузкой предложенного устройства могут быть устройства, выполненные по тем же схемам , причем само предложенное устройство может выступать в качестве источника 2 в нескольких устройствах нагрузки (с измененным нулевым уровнем напр жени источника 6), которые при ненулевом уровне выходного напр жени нагружаемого устройства имеют большое входное сопротивление и в качестве источника 1 еще одного устройства нагрузки.The load of the proposed device can be devices made according to the same schemes, and the proposed device itself can act as a source 2 in several load devices (with a modified zero voltage level of source 6), which, with a non-zero output voltage of the loaded device, have a large input voltage. resistance and as a source of one more load device.
Предлагаемое устройство выполн ет несколько основных операций над напр жени ми , выражающими исходные данные в четырех разновидност х кодов (пр мом и обратном , со значени ми О, + 1 и U, - 1). Первой операцией вл етс получение нанр жени , выражающего логическое произведение в пр мом коде со значени ми О, + 1 (см. фиг. 2), если напр жение источника 1 вырал ает пр мой код со значени ми О, -f 1 одной цифры, а источника 2 - обратный код со значени ми О, - 1 другой цифры; второй операцией - получение напр жени , выражающего логическую сумму в обратном коде со значени ми О, - 1 (см. фиг. 3), если напр жение источника 1 выражает обратный код со значени ми О, - 1 одной цифры, а источника 2 - пр мой код соThe proposed device performs several basic operations on stresses expressing the source data in four kinds of codes (forward and reverse, with O, + 1 and U, - 1 values). The first operation is to obtain a formula expressing a logical product in a direct code with O, + 1 values (see Fig. 2), if the voltage of source 1 extracts a direct code with O, -f 1 values of one digit , and source 2 - the reverse code with the values O, - 1 other digit; the second operation is to obtain a voltage expressing a logical sum in the reverse code with O values, - 1 (see Fig. 3), if the voltage of source 1 expresses a reverse code with values of O, - 1 of one digit, and source 2 - direct my code with
зпачени ми О, + 1 другой цифры. Треть операци - получение напр жений, выражающих логическое произведение в обратном коде со значени ми О, -f 1 и логическую сумму в пр мом коде со значени О, - 1 при использовании в качестве напр жений источников 1 и 2 (см. фиг. 2 и 3 таких напр жений, которые соответствуют инвертированным исходным кода .м первых двух операций. Четверта операци - изменение кода на инвертированный код с измененным знаком единицы, выражаемый тем же самым напр жением путем смещени нзлевых уровней напр жений, выражающих коды всех других исходных цифр (и соответствующим смещением ненулевых уровней ) , использу их как напр л ени источника 2 (см. фиг. 1, 2, 3) при посто ппом уровне папр жени источника 1.by O, + 1 other digits. The third operation is the generation of voltages expressing a logical product in the reverse code with O, -f 1 values and a logical sum in the forward code with O, -1 when using sources 1 and 2 as voltages (see Fig. 2 and 3 such voltages that correspond to the inverted source code of the first two operations. The fourth operation is changing the code to an inverted code with a changed sign of the unit, expressed by the same voltage by shifting ground voltage levels expressing the codes of all the other original digits ( and according non-zero levels), using them as source source 2 (see figs. 1, 2, 3) at a constant level of pairing of source 1.
П та операци - получепие прп двоично.мF ta operation - polupopie prp binary.m.
вычитании цифры заема из старшего разр да в пр мом коде со значени ми О, - 1 (см. фиг. 3), если напр жение источника 1 выражает пр мой код вычитаемого со значени .ми О, - 1, а источника 2 - пр мой код уменьшаемого со значени ми О, - 1.subtracting the loan digit from the highest bit in the direct code with values O, - 1 (see Fig. 3), if the voltage of source 1 expresses the direct code of the deductible with values O, - 1, and source 2 - pr my code is decremented with O values, -1.
Предмет изобретени Subject invention
Устройство дл выполнени арифметическихA device for performing arithmetic
и логических операций, содержащее первый источник напр жени , выход которого соединен с первым входом-выходом резистора нагрузки , второй и третий источники напр жений и элементы с нелинейно измен ющимис and logic operations, containing the first voltage source, the output of which is connected to the first input-output of the load resistor, the second and third voltage sources, and elements with non-linearly varying
сопротивлени ми, отличающеес тем, что, с целью повышени быстродействи , выход второго источника напр жени соединен с первым входом выходом элемента с нелинейно уменьшающимс сопротивлением приresistances, characterized in that, in order to increase speed, the output of the second voltage source is connected to the first input by the output of the element with non-linearly decreasing resistance
уменьшении на нем напр жени , выход третьего источника напр жепи соединен с первым входом элемента с нелинейно увеличивающимс сопротивлением при у.меньшении на нем напр жени , вторые входы-выходы обоихdecreasing the voltage on it, the output of the third source is connected to the first input of the element with a non-linearly increasing resistance while voltage is decreasing on it, the second inputs-outputs of both
указанных элементов объединены и соединены со вторым входом - выходом резистора нагрузки .These elements are combined and connected to the second input - the output of the load resistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1751140A SU470804A1 (en) | 1972-02-21 | 1972-02-21 | A device for performing arithmetic and logical operations |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1751140A SU470804A1 (en) | 1972-02-21 | 1972-02-21 | A device for performing arithmetic and logical operations |
Publications (1)
Publication Number | Publication Date |
---|---|
SU470804A1 true SU470804A1 (en) | 1975-05-15 |
Family
ID=20504104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1751140A SU470804A1 (en) | 1972-02-21 | 1972-02-21 | A device for performing arithmetic and logical operations |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU470804A1 (en) |
-
1972
- 1972-02-21 SU SU1751140A patent/SU470804A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US2922985A (en) | Shifting register and storage device therefor | |
US3660678A (en) | Basic ternary logic circuits | |
US3139540A (en) | Asynchronous binary counter register stage with flip-flop and gate utilizing plurality of interconnected nor circuits | |
DE3582279D1 (en) | LOGICAL CIRCUIT. | |
SU470804A1 (en) | A device for performing arithmetic and logical operations | |
US2999637A (en) | Transistor majority logic adder | |
US3524994A (en) | Signal recovering apparatus | |
US3050641A (en) | Logic circuit having speed enhancement coupling | |
US3038080A (en) | Photoluminescent logic circuit for selectively energizing plural output lines in response to input voltage level | |
US2844310A (en) | Data column shifting device | |
US3196289A (en) | Clipping system | |
US3275813A (en) | Full binary adder using one tunnel diode | |
US3156830A (en) | Three-level asynchronous switching circuit | |
US3221181A (en) | Variable capacitance controlled esaki diode logic circuit | |
US3125674A (en) | Full binary adder including negative resistance diode | |
US3480768A (en) | Digital adder with expedited intrastage carry | |
US3596108A (en) | Fet logic gate circuits | |
US3885169A (en) | Storage-processor element including a bistable circuit and a steering circuit | |
US3116426A (en) | Logic circuits employing bridge networks comprising transformer secondaries and nu-type conductivity curve negative resistance elements | |
GB1101598A (en) | Comparison circuit | |
US3124677A (en) | miiller | |
US2931025A (en) | Data handling circuit | |
US3156833A (en) | Sense circuits employing tunnel diodes or the like | |
US3107314A (en) | Electroluminescent-ferroelectric-photoconductive display device | |
SU131108A1 (en) | Digital-to-continuous function transducer |