SU467366A1 - Логарифмическое счетное устройство - Google Patents

Description

делители соедин ютс  через переключатель с выходом логарифмического преобразовател 

8и с управл емым делителем 10, св заппым с источником опорного сигнала 14 и ключом И. Вход преобразовател  8 подключен к пороговому блоку 13, управл емому делителю

9и входному переключателю 7, соединенному также с источниками входных сигналов Xi,

XzХп и интегратором 3. Вход интегратора

соединен с выходом блока сравнени  2 и ключом 11.

Выход порогового блока 13 подключен к блоку управлени  12, один выход которого св зан с управл ющими входами переключателей 5 и 7, а другой - с управл ющими входами управл емых делителей 9 и 10.

Логарифмическое счетное устройство работает следующим образом.

Сигнал Xi в определенный момент подключаетс  переключателем 7 к входу управл емого делител  9.

Если сигнал на выходе делител  больше или меньше, чем необходимо дл  нормальной работы точного логарифмического преобразовател  8, вход которого соединен с пороговым блоком 13, то на выходе порогового блока по вл етс  соответствующий сигнал, воздействующий на блок управлени  12. При этом сигнал с выхода блока управлени , соединенного с управл ющими входами управл емых делителей, измен ет коэффициент делени  делителей 9 и 10 так, чтобы сигнал с выхода делител  9 оставалс  между нижним и верхним пределом дл  входного сигнала.

Выходной сигнал логарифмического преобразовател  8 через переключатель 5 поступает одновременно с сигналом от опорного источника 14 на соответствующий масщтабирующий делитель с коэффициентом передачи а,и затем на вход интегрозапоминающего блока 1, где запоминаетс .

Подобным образом преобразуютс  все входные сигналы X.i так, что на выходе интегрозапоминающего устройства после поочередного преобразовани  сигналов Х, по вл етс  суммарный сигнал.

Сигнал на интегрозапоминающем блоке 1 поддерживаетс  посто нным до момента срабатывани  блока сравнени  2. После поочередного подключени  всех входных сигналов Xi к входу логарифмического преобразовател  8 через переключатель 7 помимо делител  9 подаетс  сигнал с интегратора 3. При этом выходной сигнал логарифмического преобразовател  8 одновременно с сигналом от опорного источника 14 через переключатель 5 и масштабирующий делитель 6 поступает на вход блока сравнени  2, который к этому моменту подготавливаетс  сигналом с переключател  5, в результате на выход блока сравнени  2 действует сигнал, пропорциональный разности сравниваемых сигналов, интегрируемый интегратором 3.

Если сигнал на выходе интегратора 3 больще верхнего или меньще нижнего порогов

срабатывани  порогового блока 13, то соответствующий сигнал с блока управлени  12 измен ет коэффициент передачи делител  10 до тех пор, пока выходна  величина интегратора не войдет в зону, определ емую порогами срабатывани  порогового блока 13.

Далее рассогласование устран етс  за счет изменени  сигнала на выходе логарифмического преобразовател  8.

При прохождении момента равенства сигналов на входах блока сравнени  2 происходит формирование на его выходе сигналообратного знака, что приводит в этот момент времени к фиксации выходной величины интегратора 3, к обнулению интегрозапоминающего блока 1, к началу подготовки блока управлени  12 дл  нового цикла опроса источников входных сигналов, к замыканию ключа 11, при этом на выход устройства поступает

сигнал с делител  10, несущий информацию о характеристике логарифма выходной величины устройства, мантисса которой получаетс  на выходе интегратора 3.

Спуст  некоторый интервал времени, начинающийс  в момент срабатывани  блока сравнени  2, необходимый дл  регистрации результатов выполн емых устройством операций , по сигналу от блока управлени  12 переключатели 5 и 7 устанавливаютс  в исходное положение, при котором на вход логарифмического преобразовател  поступает сигнал Xi, одновременно размыкаетс  ключ 11, в,результате исчезает выходной сигнал блока сравнени  2.

Происходит запоминание суммы логарифмов входных сигналов интегрозапомипающим блоком 1.

Предмет изобретени 

Логарифмическое счетное устройство, содержащее логарифмический преобразователь,

св занный через управл емый делитель и входной переключатель с источником входных сигналов, источник опорного сигнала, подключенный ,ко входу второго управл емого дел ител , пороговый блок, вход которого подключей iK выходу первого управл емого делител , а выход - к блоку управлени , св заиного с управл ющими входами управл емых делителей И входного переключател , ««тегратор и ключ, оIл и ч а ю щ с е с   тем, что, с целью

повышени  его точности, быстродействи  и расширени  диапазона изменени  входных сигналов, в него введены переключатель масштабов , управл ющий вход которого подключен к блоку управлени , а другие входы св заиы со вторым управл емым делителем и выходом логарифмического преобразовател , интегрозапомииаюпщй блок и блок сравне ни , выход которого соединен со входом интегратора и управл ющими входа.ми ключа,

включенного между вторым управл емым делителем , одной из выходных клемм устройства и интегрозапоминающего блока, вход которого соединен с одним из выходов переключател  масштабов, а выход--с первым входом блока сравнени , другие входы которого подключены к соответствующим выходам переключател  масштабов, а выход интегратора св зан с другой выходной клеммой устройства и через входной переключатель - с входом логарифмического преобразовател .