SU455317A1 - Устройство сравнени дискретного регул тора - Google Patents

Устройство сравнени дискретного регул тора

Info

Publication number
SU455317A1
SU455317A1 SU1826171A SU1826171A SU455317A1 SU 455317 A1 SU455317 A1 SU 455317A1 SU 1826171 A SU1826171 A SU 1826171A SU 1826171 A SU1826171 A SU 1826171A SU 455317 A1 SU455317 A1 SU 455317A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
capacitor
input
operational amplifier
comparison device
Prior art date
Application number
SU1826171A
Other languages
English (en)
Inventor
Юлий Борисович Соколовский
Original Assignee
Украинский Государственный Проектный Институт "Тяжпромэлектропроект"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Украинский Государственный Проектный Институт "Тяжпромэлектропроект" filed Critical Украинский Государственный Проектный Институт "Тяжпромэлектропроект"
Priority to SU1826171A priority Critical patent/SU455317A1/ru
Application granted granted Critical
Publication of SU455317A1 publication Critical patent/SU455317A1/ru

Links

Landscapes

  • Amplifiers (AREA)

Description

1
Изобретеине относитс  к устройствам уиравлеии  электроириводами и может быть исиользоваио дл  высокоточного регулировани  скорости электроириводов.
Известно устройство сравнени  дискретного регул тора скоростн, содержащее фазовый дискриминатор, выход которого иодсоедииеи к входу первого онерацнонного усилител  и через рез-истор к входу второго оиерациоИНОго усилител , и носледовательно соединенные ноРОГОВЫ и и ключевой элементы.
Однако такое устройство не обеснечивает высокой точности, устойчивости работы при малых сигналах ошибки, надежности, оно мало пригодно дл  электроириводов, требующих апериодического характера иереходиого ироиесса, и сложно в обсл)живанни.
Предлагаемое устройство отличаетс  от известного те.м, что, с целью новышени  точности работы, в нем вход порогового элемента иодключеи к выходу первого оиерацпонного усилител , а выход ключевого элемента соединен с входом второго оиерацнонного уснлител .
Схема предлагаемого устройства представлена на чертеже.
Устройство содержит фазовый дискриминатор 1, состо щий из триггера 2 с двум  входами , интегрирующей цепи (резистор 3 и конденсатор 4), реверсивных транзисторных ключей - разр дного о и передачи И1формации 6, фиксирующего конденсатора 7, дифферениирующую RC-u.eub из резистора 8 и конденсатора 9 и первый оиерациониый усилитель 10 с резистором 11 обратно) св зи, делитель из резисторов 12, 13, второй оиерациоиный усилитель 14 с резистором 15 обратной св зи , блокирующие транзисторы 16, 17 (тииа п-р-п и р-п-р соответственно) и регулируемые резисторы 18, 19, ключевой элемент 20, потенциометр 21 и диоды 22 и 23 порогового элемента 24. Вход порогового элемента, служащего дл  выбора зоны иодключенн  интегрального регул тора, подключен к выходу операцнониого усилител  10, а выход ключевого элемента 20 соединен с входом операционного усилител  14.
Устройство работает следующим образом.
Па один из входов триггера 2 с дискретного датчика скорости подаетс  задающа  последовательность импульсов напр жени  с частотой /зал, на другой - иоследовательность импульсов обратной св зи с частотой/ос, меньщей или больщей , с датчика обратной св зи . Пмиульсы управл ют также ключами 5 и 6, прпчем команда па замыкание ключа 5 должна приходить с иекоторым запаздывапием , когда ключ 6 размыкаетс . Па выходе триггера получаетс  напр жепие, воздействующ ,ее на / С-и1ггегратор (режектор 3 и коиденсатор 4). На конденсаторе 4.возникает напр жение пнлообразной формы.
Если нмнульс обратной св зн (нз последовательиости с частотой /оо) расноложен симметрично между двум  соседнимн нмпульсами задани  (из иоследовательиости с частотой /:1ад), то напр жение на конденсаторе 4 в момепт кратковременного замыкаин  ключей 5 и 6 равно нулю, т. е. на выходе фазового дискриминатора также оказываетс  нуль.
В общем случае, в момент прихода очередного импульса с частотой , замыкаетс  кратковременно ключ 6 п конденсатор 4 подключаетс  к конденсатору 7, емкость которого должна быть хот  бы на пор док меньше емкости конденсатора 4. Прп этом на конденсаторе 7 периодически фиксируетс  уровень напр женп , пронорцнональный фазовому сдвигу импульса обратной св зи относительно предыдущего п последующего нмнульсов задапп . После этого ключ 6 размыкаетс , затем ключ 5 кратковременно замыкаетс , разр жа  конденсатор 4.
Сигнал ступенчатой формы с конденсатора 7 поступает на вход усилител  10 через дпфференцирующую 7 С-цепочку пз резистора 8 и конденсатора 9. Передаточна  функщш динамического звена, реализуемого на базе операционного усилител  10, имеет вид
TiP
где TZ и TI - посто нные времени динамического звена.
Реформаци  о положении импульса из последовательности с частотой foe между двум  соседними и.мпульсамн заданн , получаема  с выхода усилител  10 в виде напр жени , имеет чистое запаздывание до одного периода
fasK.
Таким образом, на выходе операцнонного усилител  10 вырабатываетс  непрерывный аналоговый сигнал, пропорциональный разностной частоте
Л/ /;1ад/ОС.
Выходной сигнал с операционного усилител  10 подаетс  также на пороговый элемент 24. Часть этого сигнала с движка потенциометра 21 проходит через резисторы 18 и 19 на
входе ключевого элемента 20 н цени баз его транзисторов 16 и 17.
Возможны три режима работы транзисторов ключевого элемента: режим насыщени , при этом вход операционного усилител  14 замкнут накоротко н он не работает; режим отсечки, ири этом блок 25 и 26 работают независимо; промежуточный режим (режим усилени ), нри этом сигнал с выхода операцноннего уснлнтел  W вли ет на работу операционного усилител  14.
Выбор конкретных зон работы в зависимости от сигнала с операционного уснл1ггел  10 осуществл етс  иеремеигеннем движков нотенциометра 21 и резнсторов 18, 19, а также иодбором типов транзисторов.
Когда ..1д, работает только операционный усилитель 10. При этом возможны три случа  фазовых сдвигов между имнульсами
задани  и обратной св зи.
Если имиульсы расположены точно посредине между имиул1 сами /за.-., т. е. сдвиг ио фазе равен 180°, то наир жение на конденсаторе 4 в момент замыкани  ключа 6 равно
нулю и на выхо.че операционных усильггелей оказываетс  иуль. Такое расположение импульсных последовательностей нанболее целесообразно дл  устойчивой работы всего регул тора электроиршюда.
При других фазовых сдв1н-ах иаир жение на конденсаторе 4 к молгенту замыканн  ключей 5 и 6 не равно нулю, причем его величина и знак характеризуют фазовый сдвиг относительиого угла в 180°, ирни того за условный
нуль.
Пред м е т н з о б р е т е н и  
Устройство сравнени  дискретного регул тора , содержащее фазовый дискриминатор,
выход которого ио.цсоедине11 к входу первого операционного усилител  и через рез-нстор к входу второго операционного усилител , и последовательно соединенные нороговый н K,;noчевой элементы, отличающеес  тем, что, с
целью иовышенн  точности работы устройства , в нем вход порогового элемента подключен к выходу иервого операциоиного усилител , а выход ключевого элемента соедтп1сн с входом второго операционного усилител .
SU1826171A 1972-09-08 1972-09-08 Устройство сравнени дискретного регул тора SU455317A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1826171A SU455317A1 (ru) 1972-09-08 1972-09-08 Устройство сравнени дискретного регул тора

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1826171A SU455317A1 (ru) 1972-09-08 1972-09-08 Устройство сравнени дискретного регул тора

Publications (1)

Publication Number Publication Date
SU455317A1 true SU455317A1 (ru) 1974-12-30

Family

ID=20526362

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1826171A SU455317A1 (ru) 1972-09-08 1972-09-08 Устройство сравнени дискретного регул тора

Country Status (1)

Country Link
SU (1) SU455317A1 (ru)

Similar Documents

Publication Publication Date Title
US3654560A (en) Drift compensated circuit
US3594649A (en) Voltage-controlled oscillator
US3206665A (en) Digital speed controller
US3513400A (en) Analog to pulse width conversion system including amplitude comparators
US3428828A (en) Sample and hold circuit
US3714470A (en) Variable duty cycle signal generator
US3783392A (en) Long period integrator
US3277395A (en) Pluse width modulator
US3678500A (en) Analog digital converter
JPS5132073B1 (ru)
US3393366A (en) High precision motor speed control circuit utilizing binary counters and digital logic
SU455317A1 (ru) Устройство сравнени дискретного регул тора
US3628116A (en) Industrial process control system for operations with long time constants
US3169233A (en) Voltage to frequency converter
US3634770A (en) Circuit arrangement responding to a sgnal peak
US3447149A (en) Digital to analog converter
US2989652A (en) Time discriminator
US3641443A (en) Frequency compensated pulse time discriminator
US3723771A (en) Frequency to voltage converter
US3503049A (en) Fast-reset integrator circuit
US2965823A (en) Servo system with noise suppression feedback
US3465134A (en) Solid state microcircuit integrator synchronizer system
US3631467A (en) Ladderless, dual mode encoder
US3526785A (en) Sampling amplifier having facilities for amplitude-to-time conversion
US3213376A (en) Digital velocity meter