SU453649A1

SU453649A1 - Устройство для контроля отклоненийсопротивлений резисторов от заданныхзон допуска

Info

Publication number: SU453649A1
Application number: SU1823766A
Authority: SU
Original assignee: А. Н. Пиорунский
Priority date: 1972-08-16
Filing date: 1972-08-16
Publication date: 1974-12-15

Description

I

Изобретение относитс к области контрольно-измерительной техники.

Известные устройства дл контрол отклонений сопротивлений резисторов от заданных зон допуска, содержащие три делител напр жени , состо щие из резисторов и переключателей , два усилител посто нного тока, источники напр жени и логическое устройство , обладают низкой точностью и ограниченным диапазоном измер емых величин.

Целью изобретени вл етс повыщение точности контрол отклонений и расщирение диапазона измер емых величин.

Это достигаетс тем, что предлагаемое устройство снабжено двум дополнительными балансными усилител ми, неинвертирующие входы которых соединены с выходом делител напр жени с контролируемым резистором, их инвертирующие входы подключены к выходам опорных делителей напр жени , а их выходы соединены с входами усилителей посто нного тока логического устройства.

На чертеже представлена блок-схема описываемого устройства, содержащего измерительную мостовую схему 1, дополнительные балансные усилители 2, 3, логическое устройство 4 с входами 5-7, резисторы 8, 9 первого опорного делител напр жени , резисторы 10. 11 вгорого опорного делител напр жени , посто нный 12 и контролируемый резисторы

13 с клеммами 14 делител напр жени , составл ющего с первым и вторым опорными делител ми напр жени соответственно две резистивные мостовые схемы, источники напр жени 15, проводимости 16-19, задающие ширину зоны допуска, переключатели 20, 21 проводимостей, усилители 22, 23 посто нного тока, логические схемы «НЕ 24, 25 и логическую схему «ИЛИ 26.

Устройство работает следующим образом.

Если коэффициент делени делител , составленного из резисторов 12, 13, относительно гемли меньще, чем коэффициент делени делител , составленного из резисторов 8, 9, но

больше коэффициента делени делител , составленного из резисторов 10, 11, то это означает нахождение номинала сопротивлени резистора в зоне допуска. Нотенпиалы точки «а и «е относительно точки «б будут противоположны по знаку. В силу этого потенциалы на выходах усилителей 2 и 3 будут иметь также разную пол рность, а на выходах усилителей 22 и 23 блока 4 - ОлТинаковую пол рность , причем такую, что на выходах 6 и 7 логических схем «НЕ 24, 25 сигналы будут отсутствовать, а на выходе 5 (выход «в допуске ) будет сигнал.

В двух других случа х, т. е. когда коэффициент делени делител , составленного из резисторов 12, 13 будет либо одновременно больше , либо одновременно меньше коэффициентов делени делителей, составленных из резисторов 8, 9 и 10, 11, пол рность напр жений на выходе усилителей будет одинаковой. При этом сигнал -будет по вл тьс либо на выходе 6 (выход «больше), либо на выходе 7 (выход «меньше).

Благодар пр-именению балансных усилителей 2 и 3 резисторы 9-II могут -быть значительно больше резисторов 8, 10, 13, таккакнапр жени разбаланса усиливаютс в число .раз, практически ра-вное отношению величины сопротивлени резистора 12 к величине резистора 13. Вследствие этого, на выходах усилителей 2 и 3 величины напр жений разбаланса оказываютс в два раза больше по сравнению с величинами напр жений разбаланса резистивных мостовых схем, имеюш;их в плечах равные величины сопротивлений резисторов.

Предмет изобретени Устройство дл контрол отклонений сопротивлении резисторов от заданных зон допуска, содержаш,ее мостовую измерительную схему, состо шую из двух опорных и одного с контролируемым резистором делителей напр жени и переключателей проводимостей, подключенных к выходу источника напр жени , и логическое устройство, в двух плечах которого включены последовательно соединенные усилители посто нного тока и логические схемы «НЕ, выходы которых подключены к входам логической схемы «ИЛИ, отличаюш е е с тем, что, с целью повышени точности контрол И расширени диапазона измер емых величин, оно снабжено двум дополнительным балансными усилител ми, неинвертируюш;ие входы которых соединены с выходом делител напр жени с контролируемым резистором , их инвертирующие входы нодключены к выходам опорных делителей напр жени ,а

их выходы соединены с входом усилителей посто нного тока логического устройства.

k.I