SU451080A1

SU451080A1 - Firmware Control

Info

Publication number: SU451080A1
Application number: SU1860814A
Authority: SU
Inventors: Аркадий Лазаревич Гуртовцев
Original assignee: Институт Электроники И Вычислительной Техники Ан Латв.Сср
Priority date: 1972-12-15
Filing date: 1972-12-15
Publication date: 1974-11-25

Description

1one

Изобретение относитс к вычислительной технике, в частности к устройствам управлени цифровых вычислительных машин.The invention relates to computing, in particular, to control devices of digital computers.

Известно микропрограммное устройство управлени , содержащее два запоминающих блока, первые входы которых соединены с первыми выходами соответствующих регистров адреса, при этом первый вход одного регистра адреса соединен с первым выходом другого запоминающего блока. Однако необходимость введени «пустых микрокоманд дл обеспечени возможности перехода от нечетных микрокоманд к нечетным и от четных к четным микрокомандам увеличивает затраты оборудовани .A firmware control device is known that contains two storage units, the first inputs of which are connected to the first outputs of the respective address registers, while the first input of one address register is connected to the first output of another storage unit. However, the need to introduce "empty micro-instructions" to enable the transition from odd micro-instructions to odd and subdivided to even micro-instructions increases the cost of equipment.

Цель изобретени - упрощение устройства. Дл осуществлени этой цели предлагаемое устройство содержит две схемы И, два триггера , два коммутатора, причем выход каждого коммутатора соединен с вторым входом соответствующего регистра адреса, выход каждой схемы И соединен с вторым входом соответствующего запоминающего блока, вторые входы запоминающих блоков соединены со счетными входами соответствующих триггеров, единичный выход одного триггера соединен с первым входом другой схемы И, второй вход одной схемы И соединен с первым входом другого коммутатора и с соответствующим входом устройства, второй вход каждого коммутатора соединен с нулевым выходом соответствующего триггера, а третий вход одного коммутатора соединен с вторым выходом другого регистра адреса.The purpose of the invention is to simplify the device. To accomplish this goal, the proposed device contains two AND circuits, two triggers, two switches, the output of each switch is connected to the second input of the corresponding address register, the output of each AND circuit is connected to the second input of the corresponding storage block, the second inputs of the storage blocks are connected to counting inputs of the corresponding flip-flops, a single output of one flip-flop is connected to the first input of another AND circuit, the second input of one AND circuit is connected to the first input of another switch and with the corresponding one Odom device, the second input of each switch is connected to the zero output of the respective flip-flop, and the third input of the switch connected to the second output of the other address registers.

На чертеже приведена блок-схема устройства .The drawing shows a block diagram of the device.

Микропрограммное устройство управлени содержит триггеры 1 и 2, коммутаторы 3 и 4, схемы И 5 и 6, регистры адреса 7 и 8, запоминающие блоки 9 и 10. Входы устройства 11 и 12 и первые выходы 13 и 14 и вторые выходы 15 и 16 запоминающих блоков.The firmware control unit contains triggers 1 and 2, switches 3 and 4, circuits 5 and 6, address registers 7 and 8, memory blocks 9 and 10. Device inputs 11 and 12 and first outputs 13 and 14 and second outputs 15 and 16 of memory blocks.

Устройство работает следующим образом. Пусть в исходном состо нии триггеры I и 2The device works as follows. Let in the initial state the triggers I and 2

наход тс в единичном состо нии и пусть на регистре адреса 7 (8) находитс адрес микрокоманды , подлежащей считыванию. Так как триггер I (2) находитс в единичном состо нии , то он разрешает прохождение поступившего на вход 11 (12) тактового импульса через схему И 5 (6) и запрещает передачу содержимого регистра адреса 7 (8) через коммутатор 4 (3) на регистр адреса 8 (7). С приходом на вход схемы И 5 (6) первого тактового импульса на выходе запоминающего блока 9 (10) через некоторое врем по витс считанна микрокоманда. В том случае, когда отсутствует необходимость перехода от нечетной (четной) микрокоманды к нечетной (четной)are in one state and let the address of the microcommand to be read is located on the address register 7 (8). Since the trigger I (2) is in the single state, it permits the passing of the input pulse at the input 11 (12) of the clock pulse through the AND 5 (6) circuit and prohibits the transfer of the contents of the address register 7 (8) through the switch 4 (3) to address register 8 (7). With the arrival at the input of the AND 5 (6) circuit of the first clock pulse at the output of the storage unit 9 (10), after some time, the read micro-command. In the case when there is no need to move from the odd (even) microcommand to the odd (even)

микрокоманде, со второго выхода 15 (16) запоминающего блока 9 (10) считываетс каждый раз нулевой сигнал, который не производит никаких изменений в состо нии триггеровto the microcommand, from the second output 15 (16) of the storage unit 9 (10), each time a zero signal is read, which does not make any changes in the state of the triggers

1и 2. При этом разблокированы схемы И 5 и 6, но заблокированы коммутаторы 3 и 4. Устройство в этом случае работает аналогично известному. При необходимости перехода от нечетной (четной) микрокоманды к нечетной (четной) на втором выходе 15 (16) запоминающего блока 9 (10) в считываемой микрокоманде в дополнительном разр де записываетс единица, котора устанавливает триггер1 and 2. At the same time, the circuits AND 5 and 6 are unlocked, but switches 3 and 4 are blocked. In this case, the device works in the same way as the known one. If it is necessary to switch from an odd (even) microcommand to an odd (even) microcontrol unit 9 (10) at the second output 15 (16) of the readable microcommand, the unit sets the trigger

2(1) в противоположное состо ние, т. е. в нулевое. При этом триггер 2 (1) блокирует прохождение тактового импульса через схему И 6 (5) и разблокирует коммутатор 3 (4). При этом адрес следующей микрокоманды, занесенный адресной частью считанной микрокоманды на регистр адреса 8 (7) первым тактовым импульсом, перезаписываетс через коммутатор 3 (4) па регистр адреса 7 (8). Таким образом, к приходу второго тактового импульса на схему И 5 (6) на регистре адреса 7 (8) уже установлен адрес считываемой микрокоманды . Если после этой считываемой микрокоманды необходимо вновь перейти к четной (нечетной) микрокоманде, то в считываемой микрокоманде по витс сигнал, который по второму выходу 15 (16) запоминающего блока 9 (10) установит триггер 2 (1) в противоположное , т. е. в единичное состо ние. Далее процесс повтор етс аналогично описанному.2 (1) to the opposite state, i.e., to zero. In this case, the trigger 2 (1) blocks the passage of a clock pulse through the circuit And 6 (5) and unlocks the switch 3 (4). At the same time, the address of the next microcommand entered by the address part of the microcommand to the address register 8 (7) with the first clock pulse is rewritten via the switch 3 (4) and the address register 7 (8). Thus, by the arrival of the second clock pulse to AND 5 (6) on the address register 7 (8), the address of the readable micro-command is already set. If after this readable micro-command it is necessary to switch again to an even (odd) micro-command, then a signal will appear in the readable micro-command, which on the second output 15 (16) of the storage unit 9 (10) sets the trigger 2 (1) to the opposite, i.e. in a single state. Further, the process is repeated as described.

Предмет изобретени Subject invention

Микропрограммное устройство управлени , содержащее два запоминающих блока, первые входы которых соединены с первыми выходами соответствующих регистров адреса, а первый вход одного регистра адреса соединен с первым выходом другого запоминающего блока, отличающеес тем, что, с целью упрощени устройства, оно содержит две схемы И, два триггера, два коммутатора, причем выход каждого коммутатора соединен с вторым входом соответствующего регистра адреса , выход каждой схемы И соединен с вторым входом соответствующего запоминающего блока, вторые выходы запоминающих блоков соединены со счетными входами соответствующих триггеров, единичный выход одного триггера соединен с первым входом другой схемы И, второй вход одной схемы И соедипен с первым входом другого коммутатора и соответствующим входом устройства, второй вход каждого коммутатора соединен с пулевым выходом соответствующего триггера, а третий вход одного коммутатора соединен сA firmware control device containing two storage units, the first inputs of which are connected to the first outputs of the respective address registers, and the first input of one address register is connected to the first output of another storage unit, characterized in that, in order to simplify the device, it contains two circuits And, two triggers, two switches, with the output of each switch connected to the second input of the corresponding address register, the output of each circuit And connected to the second input of the corresponding storage unit, the second outputs of the memory blocks are connected to the counting inputs of the corresponding triggers, the single output of one trigger is connected to the first input of another AND circuit, the second input of one AND circuit is connected to the first input of another switch and the corresponding input of the device, the second input of each switch is connected to the bullet output of the corresponding trigger, and the third input of one switch is connected to

вторым выходом другого регистра адреса.the second output of another address register.