Предлагаема чейка пам ти относйтс к области автоматических устройств и, в частности, может быть применена дл одновременного построеии двух видов запоминающих устройств посто нного на трансформаторах чеек (ПЗУ) и оперативного на тиристорах тех же чеек (ОЗУ), Число разр дов каждого вида ЗУ равно числу используемых чеек. В известных автоматических устройствах считанна информаци с (ПЗУ) переноситс в (ОЗУ), собранные обычно, на триггерах с выходными усилител ми после каждого триг гера. Функции триггера и выходного усилител в ОЗУ может выполн ть чейка пам ти на тиристоре. Схемы таких ОЗУ значительно проще. Однако известные чейки пам ти на тиристорах имеют низкую помехоустойчивость из-за большого выброса входных параметров тиристоров. Целью изобретени вл етс повышение помехоустойчивости чейки пам ти на тиристоре, В предлагаемой чейке пам ти эта цель достигаетс тем,что она содержит стабистор, включенный между катодом тиристора и шиной питани , стабилитрон, анод которого подключен к аноду диода, а катод - к четвертому резистору, и резистор, подключенный к точке соединени анодц ЦПода и анода стабилитрона и к шине питани . Помехоустойчивость чейки поБЫБ1аето благодар пороговым напр женшш , возникающим на стабисторе и стабилитроне при прохождении импульсного сигнала в цепи управлени тиристора. Схема чейки пам ти представлена на чертеже. Ячейка содержит резисторы 1-5; трансформатор 6, стабилитрон7.диод 8, тиристор 9 и стабистор 10. Резистор I обеспечивает ыиниальный ток, необходимый дл поддерани тиристора во включенном соото НИИ . Резистор 3 и диод В предохран ют управл ющий электрод тиристора о импульсов отрицательной пол рности. Резисторы 2 и 5 обеспечивают необходимые режимы работы стабистора 10 и стабилитрона 7. Резистор 4 уменьшает входное сопротивление чейки дл малых сигналов и помех,. Через сердечник трансформатора 6 провод тс шины ПЗУ, построенного на чейках. Размер трансформатора определ етс проход щих через него шин и зависит от числа слов ПЗУ. Конструктивно чейка выполнена в виде модул с печатным монтажом. Ячейка пам ти работает следующим образом.. При пропускании импульса тока считывани по шине, образующей первичную обмотку трансформатора в один виток, на его вторичной обмотке по вл етс импульс, который через стабилитрон 7 и диод 8 поступает на управл ющий электрод тиристора 9. Тиристор срабатывает и остаетс во включенном состо нии по окончании импульса. Таким образом, производитс передача информации из ПУУ, построенного на трансформаторах чеек, в ОЗУ построенное на тиристорах тех же чеек. Помехи, по вл ющиес на шинах ПЗУ, не вызывают срабатывани тиристора чейки, так как их величина недостаточна дл преодолени на.п1Ь жени стабилизации стабилитрона 7 и стабистора 10. Сброс информации (выключение тиристора ) может осуществл тьс путем подачи отрицательного импульса на анод тиристора или путем замыкани анода тиристора с пшной питани . ПРЕдаЕТ ИЗОБРЕТЕНИЯ Ячейка пам ти, содержаща тиристор , анод и катод которого через первый и второй резисторы подключены к одной из шин питани , управл ющий электрод тиристора подключен к катоду диода и через третий резистор к катоду тиристора, тпа.нсформа ,, параллельдо вторичной обмотке которого включен четвертый резистор , от ли чающа с тем.что,с целью повыщени помехоустойчивости и надежности работы чейки, она содержит стабистор,включенний между катодом тиристора и другой шиной питани , стабитрон, анод которого подключен к аноду диода, а катод - к четвертому резистору, и п тый резистор, подключенный к точке соединени анода диода и анода стабилитрона и к другой шине питани .
Q
:j