SU430504A1 - CONVERTER OF SINUSOIDAL VOLTAGE TO CODE - Google Patents

CONVERTER OF SINUSOIDAL VOLTAGE TO CODE

Info

Publication number
SU430504A1
SU430504A1 SU1813203A SU1813203A SU430504A1 SU 430504 A1 SU430504 A1 SU 430504A1 SU 1813203 A SU1813203 A SU 1813203A SU 1813203 A SU1813203 A SU 1813203A SU 430504 A1 SU430504 A1 SU 430504A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
voltage
output
circuit
integrating
Prior art date
Application number
SU1813203A
Other languages
Russian (ru)
Original Assignee
А. И. Март шин, Ю. К. Чапчиков , В. М. ндин Пензенский политехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by А. И. Март шин, Ю. К. Чапчиков , В. М. ндин Пензенский политехнический институт filed Critical А. И. Март шин, Ю. К. Чапчиков , В. М. ндин Пензенский политехнический институт
Priority to SU1813203A priority Critical patent/SU430504A1/en
Application granted granted Critical
Publication of SU430504A1 publication Critical patent/SU430504A1/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

Изобретение относитс  к радиотехнИ1ке, приборостроению и коитрольно-из:мерителыной техни1ке и может быть использовано в ЦИП, системах централизованного контрол , системах контрол  параметров радиотехнических цепей и других устроист вах, где может возникнуть необходимость преобразовани  амплитуды гармонического сигнала в код. Изсестеи преобразователь, содержащий сравнивающее устройство, первый вход которого через дискретный делитель напр жени  и формирователь опорного напр жени  соединен с выходом блока управлени , другой выход которого подключен к одному входу схемы совпадени , другой вход которой соединен с выходом генератора импульсов, а выход - с ОДНИ1М входом схемы управлени  дискретного делител  напр жени , другой вход которой соединен с выходом сравнивающего устройства. Целью изобретени   вл етс  исключение сложиого источника опорного напр жени . Это достигаетс  тем, что в устройство введены две интегрирующие RC-пепи, ключ, вычитающее устройство, выход которого . подклю:чен ко второму входу сравнивающего устройства , входы подключены к средним точкам интегрирующих RC-цепей, вход одной из которых через ключ, управл емый блоком управлени , а второй - непосредственно соедииены с ИСТОЧИИКО.М преобразуемого напр жени  и входом блока управлени . Изобретение по сн етс  чертежом. Входной сигнал U sinco поступает на последовательную интегрирующую RC-цепь У, блок управлеБИ  2 и ключ 3. Интегрирующа  цепь RC-1 состоит из последовательно соединенных резистора .R и конденсатора С. По окончании переходного процесса в интегрирующей цепи / ;в блок управлени  2 поступает сигнал «Пуск. По этому сигналу блок управлени  2 определ ет момент дости 1 епи  макспмума напр лсени  на конденсаторе С интегрирующей цепи /. Это может быть сделано , например, путем определени  момента равенства «улю тока в этой же пли идентичной ей цепи, расположенной з блоке управле1ш . В этот момент блок управлени  2 открывает ключ 3, и напр жение подключаетс  к входу .цругой интегрирующей RC-цепи 4. Значени  величин R и С цепей / и 4 должны быть одинаковы. В интегрирующей цепи 4 начинаетс  переходный процесс. Папр жение па конденсаторе определ етс  вырал е«ием C -« T;-7;f С03(сй1+ф-ф) -COS(Y -w) / ,The invention relates to radio engineering, instrument making and co-testing of: measuring equipment and can be used in centralized control systems, centralized control systems, control systems for parameters of radio engineering circuits and other systems where it may be necessary to convert the amplitude of a harmonic signal into a code. The test converter contains a comparison device, the first input of which is connected via a discrete voltage divider and voltage driver to the output of the control unit, the other output of which is connected to one input of the matching circuit, the other input of which is connected to the output of the pulse generator, and the output to ONE; the control circuit input of a discrete voltage divider, the other input of which is connected to the output of the comparison device. The aim of the invention is the elimination of a collapsing voltage source. This is achieved by introducing two integrating RC-peeps into the device, a key, a subtractor, the output of which. It is connected to the second input of the comparator, the inputs are connected to the middle points of the integrating RC circuits, the input of one of which is via a key controlled by the control unit, and the second is directly connected to the SOURCE of the converted voltage and the input of the control unit. The invention is illustrated in the drawing. The input signal U sinco is fed to the serial integrating RC circuit U, the control unit 2 and the key 3. The integrating circuit RC-1 consists of a series-connected resistor .R and a capacitor C. At the end of the transition process in the integrating circuit /; signal “Start. Using this signal, the control unit 2 determines the moment of reaching the maximum of the maximum voltage across the capacitor C of the integrating circuit /. This can be done, for example, by determining the moment of equality of the current in the same or identical circuit located on the control unit. At this moment, the control unit 2 opens the key 3, and the voltage is connected to the input of the other integrating RC circuit 4. The values of R and C circuits I and 4 must be the same. In the integrating circuit 4, a transient process begins. The capacitor pa is determined by extracting e "C -" T; -7; f C03 (sy1 + ff) -COS (Y -w) /,

где ij; - фаза Напр жени  IJ в момент подключени  его к илтегрирующей цепи 4; Ф - угол сдвига между тс.ком и напр  к©нием в интегрирующей цепи 4; и,„ амплитуда входного сигнала; - 03 - частота входного сигнала;where ij; - Phase IJ voltage at the moment of its connection to the integrating circuit 4; F is the angle of shear between ts.kom and, for example, in the integrating circuit 4; and, “the amplitude of the input signal; - 03 is the frequency of the input signal;

т - посто ина  времени интегрирующихt - constant time integrating

цепей 1 W. 4.chains 1 W. 4.

Ввиду того, что моМент коммута-ции. надр же и  ла интегрирующую цепь 4 вьгбран из услови  г(з ф можно записатьDue to the fact that the moment of commutation. however, the integrating circuit 4 was chosen from the condition r (sf can be written

tt

и„and"

(COSCO -/ ) (COSCO - /)

и,У 1 + (№RC)and, 1 + (# RC)

Принужденна  соета1Бл юща  напр жени  на Конденсаторе С интегрирующей цепи / относительно момента открывани  ключа 3Forced voltage 1Blc voltage on the capacitor C of the integrating circuit / with respect to the moment of opening the key 3

и,and,

U2 coswfU2 coswf

Kl + ()2Kl + () 2

На выходе вычитающего устройства 5 получим напр жениеAt the output of the subtracting device 5, we obtain the voltage

„.- /3 f/2-;У1 .„.- / 3 f / 2-; У1.

к l + ()2to l + () 2

Дл  случа  фиксированной частоты входного сигнала или, при соблюдении услови  дл  диапазона частот можно записатьFor the case of a fixed frequency of the input signal or, under the condition for the frequency range, you can record

63 /Cf/,63 / Cf /,

Напр жение f/з поступает на один из входов сравнивающего устроЙ1СТ1ва 6.The voltage f / C is fed to one of the inputs of the comparing device 11.

Одновреметшо с опкрытием ключа 3 блок управлени  запускает формирователь опорного зюспонепциальноло «апр жели  7 и от1крывает схему совпадени  5. Формирователь опорного экспоненциального напр жени  /вырабатывает опорное напр жение.Simultaneously with the switch of the key 3, the control unit starts the shaper of the support supersoncional on April 7 and opens the matching circuit 5. The shaper of the reference exponential stress / produces the reference voltage.

/ Uo. Uo-i/ Wo. Uo-i

Посто пна  .времени формирующей цепи опорного экспоненциального нанр жеип  должна быть равна посто нной времени Интегрирующих цепей и /. Напр жение UO.R поступает йа вход дискретного делител  9.The constant time of the forming chain of the reference exponential nanopatype must be equal to the time constant of the integrating chains and /. The voltage UO.R enters the input of the discrete divider 9.

Импульсы с генератора импульсов 10 проход т схему совпаде Н|И  8 и поступают на схему управлени  11. Напр жение с (выхода дисKipeTHoro делител  9 «апр жёни  ооступает на второй вход сравнивающего устройст ва 6. Выход последн.его Ц01ступает на sxoia схемы управлени  дискретного делител  9. Через опрет л НИОе тактов схемой управлени  // будет устаиовлен такой коэффициент передачи делител  Л , дл  которого выполн етс  соотношен-иеThe pulses from the pulse generator 10 pass through the coincidence circuit H | And 8 and are fed to the control circuit 11. The voltage from (the TypeKoro TH divider 9 "aperture output goes to the second input of the comparison device 6. The output of the last D1 appears on the discrete control circuit sxoia divider 9. Through the control of the NIEA cycle, the control circuit // will be used to obtain such a coefficient of transmission of the divider L for which the correlation is satisfied

tttt

е  e

т t

/(f/,. / (f / ,.

ОтсюдаFrom here

К-и,K and

N. N.

к,и„ to, and „

с/оc / o

Таким образо,м, на выходе преобразовател  будет установлен код, пропорциональный амплитуде входного сигнала.Thus, a code proportional to the amplitude of the input signal will be set at the output of the converter.

Предмет изобретени Subject invention

Преобразователь синусоидального напр жени  в код, содержащий сравнивающее устройство , первый вход которого через дискретный делитель напр жени  и формирователь опорного экспоненциального напр жени  соединен с выходом блока управлени , другой выхюд которого подключен к одному входу схемы совпадени , другой вход .которой соедипен с выходом генератора импулыоов, а выход с одним входо.м схемы зпраалени  дислсретного делител  напр жени , другой вход которой соединен с выходом сравнивающего ycTipo CTiBa, отличающийс  тем, что, с цельюA sinusoidal voltage to code converter that contains a comparison device, the first input of which is connected via the discrete voltage divider and the reference exponential voltage driver to the output of the control unit, the other output of which is connected to one input of the coincidence circuit, the other input is connected to the output of the pulse generator and the output with one input of the voltage distribution circuit of the voltage-controlled voltage divider, the other input of which is connected to the output of the ycTipo CTiBa comparing, characterized in that

иаключени  сложно.го источника опо.риого напр жени , в «его введены две интегрирующие RC-цепи, ключ, вычитающее устройство, выход которого подключен ко второ.му 1входу сравнивающего устройства, в.х-оды подключены к средним точкам интегрирующих RC-цепей , вход одной из которых через ключ, управл СлМый управлени , с вход второй - непосредственно соединены с источ.ником преобразуемого напр жени    входом блока управлени .and connecting a complicated source of direct voltage, “it contains two integrating RC circuits, a key, a subtracter, the output of which is connected to the second one input of the comparator, X. odes are connected to the middle points of the integrating RC circuits The input of one of which is through the key, controlled by the control, with the input of the second is directly connected to the source of the converted voltage by the input of the control unit.

SU1813203A 1972-07-11 1972-07-11 CONVERTER OF SINUSOIDAL VOLTAGE TO CODE SU430504A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1813203A SU430504A1 (en) 1972-07-11 1972-07-11 CONVERTER OF SINUSOIDAL VOLTAGE TO CODE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1813203A SU430504A1 (en) 1972-07-11 1972-07-11 CONVERTER OF SINUSOIDAL VOLTAGE TO CODE

Publications (1)

Publication Number Publication Date
SU430504A1 true SU430504A1 (en) 1974-05-30

Family

ID=20522665

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1813203A SU430504A1 (en) 1972-07-11 1972-07-11 CONVERTER OF SINUSOIDAL VOLTAGE TO CODE

Country Status (1)

Country Link
SU (1) SU430504A1 (en)

Similar Documents

Publication Publication Date Title
US3287655A (en) Digital control for disciplining oscillators
SU430504A1 (en) CONVERTER OF SINUSOIDAL VOLTAGE TO CODE
US4358736A (en) Phase comparison circuit
US3314014A (en) Frequency comparing systems
SU577469A1 (en) Arrangement for measuring frequency of three-phase sinusoidal voltage
SU1553990A1 (en) Functional generator
SU1185618A1 (en) Device for checking regenerator of digital transmission system
SU905987A1 (en) Controllable generator
SU149630A1 (en) The method of determining the length of the vector in three coordinates
SU940298A2 (en) Integrating analogue-code converter
SU898335A2 (en) Autocompensating converter of pulse signals
SU1264342A1 (en) Device for measuring the setting time of transient process
SU387518A1 (en) ANALOG-DIGITAL CONVERTER AMPLITUDES OF SINUSOIDAL VOLTAGE
SU1170365A1 (en) Proportion logarithm digital meter
SU983590A1 (en) Capacitor chacking device
SU922658A1 (en) Method of harmonic signal phase shift measurement
SU1308943A1 (en) Device for checking amplitude characteristics
SU1725144A1 (en) Dc voltage indicator
SU1427566A2 (en) Device for monitoring a-d converters
SU1092422A2 (en) Digital power meter
SU957119A1 (en) Amplitude value converter
SU489242A1 (en) Clock synchronization device
SU725040A1 (en) Pulse-phase converter
SU403055A1 (en) ANALOG-DIGITAL CONVERTER
SU518859A2 (en) Noise generator