SU430445A1

SU430445A1 - ANALOG STORAGE DEVICE

Info

Publication number: SU430445A1
Application number: SU1812316A
Authority: SU
Original assignee: В. И. Александрии, Ю. Н. Киселев , Е. Н. Саладаев; ГорькоБский политехнический институт А. А. Жданова
Priority date: 1972-07-13
Filing date: 1972-07-13
Publication date: 1974-05-30

Description

1one

Изобретение относитс к области измерительной цифровой и вычислительной аналогонифровой техники и может быть использовано в преобразовател х напр жение-код с быстродействием 10°-10 нр/сек.The invention relates to the field of measuring digital and computing analogue-digital technology and can be used in voltage-code converters with a speed of 10 ° -10 np / s.

Известно аналоговое заПоминающее устройство, содержап1.ее запоминаюндую емкость и мостовую схему переключател напр жени .The analog memory device is known, it contains the storage capacity and the bridge circuit of the voltage switch.

Однако такое устройство имеет недостаточную точность, и кроме того, дл него необходим мощный управл ющий сигнал.However, such a device has insufficient accuracy, and in addition, it requires a powerful control signal.

Цель изобретени - повышение номехозащйщепности и точности запоминани .The purpose of the invention is to increase the number and accuracy of memory.

Это достигаетс путем подключени последовательно соединенных заномипающих конденсаторов , включенных в одну из диагоналей моста, образованного четырьм транзисторами , между попарно подключенными коллекторами этих транзисторов, к входам соответствующих эмнттерных новторителей, выходы которых соединены с соответствующими входами пассивных суммирующих пеней, другие входы которых подключены к входным клеммам устройства, а выходы соединены с базами транзисторов, образующих мост, включени в другую диагональ моста унравл юи1его транзистора, база которого соединена с источником имнульсов онроса, и подключени общих обкладок запоминающих конденсаторов к шине нулевого потенционала.This is achieved by connecting series-connected zanomiping capacitors included in one of the bridge diagonals formed by four transistors between pairwise connected collectors of these transistors, to the inputs of the corresponding integrators, the outputs of which are connected to the corresponding inputs of passive summing fins, the other inputs of which are connected to the input terminals devices, and the outputs are connected to the bases of the transistors that form the bridge, including in another diagonal of the bridge an anistor, the base of which is connected to the source of onros pulses, and the connection of the common plates of the storage capacitors to the potential-zero bus.

На чертеже показана принципиальна схема предлагаемого устройства.The drawing shows a schematic diagram of the proposed device.

Запоминающие емкости Ci и Cz включены в диагональ моста между земл ной П1иной и попарно соединенными коллекторами транзисторов 7i, Т2 и Гз, Т, образующих мостовую схему, к которым подсоединены также входы эмиттерных повторителей (базы транзисторов Го, Гб), Выходы каждого из эмиттерных повторителей подсоединены к входам двух суммируюпднх нассивных неней на сонротивлени х , другие входы которых нодсоединены к источнику входного сигнала.The storage capacitances Ci and Cz are included in the diagonal of the bridge between the ground P1 and pairwise connected collectors of transistors 7i, T2 and Gz, T, forming a bridge circuit, to which are also connected the inputs of emitter followers (transistors base Go, Gb), Outputs of each of the emitter followers They are connected to the inputs of two summation connections on the wires, the other inputs of which are not connected to the input signal source.

Выход эмиттерного повторител на транзисторе TS подключен к входу суммирующей пассивной пени I (сопротивлени Ri, R. Rj), выход которой подсоедипен к базе транзистора Г, и к входу суммирующей пассивной цепи II (сопротивлени ,4, Rz, Rs), выход которой подсоединен к базе транзистора Уо. Выход эмиттерного новторител на транзисторе Гб подключен к входу суммирующейThe output of the emitter follower on the TS transistor is connected to the input of summing passive current I (resistance Ri, R. Rj), the output of which is connected to the base of transistor G, and to the input of summing passive circuit II (resistance, 4, Rz, Rs), which output is connected to the base of the transistor Wo. The output of the emitter novator on the transistor GB is connected to the input of summing

пассивной цепи III (сопротивлени 7, s. , выход которой подсоединен к базе транзистора Гз, и к входу суммирующей пассивной цени IV (сопротивлени R, ), выход которой подсоединен к базе транзистора /4.passive circuit III (resistance 7, s., the output of which is connected to the base of the transistor Gz, and to the input of summing passive value IV (resistance R,), the output of which is connected to the base of the transistor / 4.

Эмиттер п коллектор управл ющего транзйстора подключены к попарно объединенным эмиттерам транзисторов Т, Тз и Т, Т, т. е. в диагональ моста, а база подключена к выходу источника импульсов заииси. Сопротивлени и включены между попарно объединенными эмиттерами транзисторов, образующих мост, и выходами источников питани .The emitter and the collector of the control transistor are connected to the pairwise combined emitters of the transistors T, T3 and T, T, i.e. the diagonal of the bridge, and the base is connected to the output of the ziisi pulse source. The resistors and are connected between the pairwise connected emitters of the transistors forming the bridge and the power supply outputs.

В паузе между импульсами записи управл ющий транзистор Tj открыт, транзисторы Гь- Тч, Гз, T закрыты, и напр жение на запоминающих емкост х остаетс посто нным .In the pause between the write pulses, the control transistor Tj is open, the transistors Gt-Tch, Gz, T are closed, and the voltage on the storage capacitors remains constant.

При подаче импульса записи управл ющий транзистор ГУ закрываетс , транзисторы Г, TZ, TZ, 4 открываютс и начинаетс лерезар д запоминающих емкостей. Емкость С зар жаетс разностью коллекторных TOKOR транзисторов Г) и Гг, а емкость Са - раностью коллекторных токов транзисторов Уз, T. По достижении значением напр жени на емкост х значени входного напр жени коллекторный ток транзистора Т становитс равным коллекторному току транзистора 72 и, следовательно, оказываютс равными коллекторные токи транзисторов Гз и Г4. Токи через запоминающие емкости Ci и Cz станов тс равными нулю. По окончании импульса записи управл ющий транзистор T открываетс , транзисторы Гь TZ, Гз, Г4 закрываютс , к зар ды на запоминающих емкост х остаютс посто нными.When a write pulse is applied, the control transistor PG closes, transistors G, TZ, TZ, 4 open and Leresar of the storage capacitors starts. The capacitance C is charged by the difference of collector TOKOR transistors G) and Gg, and the capacitance by capacitor of collector currents of transistors Uz, T. When the voltage value on the capacitances reaches the input voltage, the collector current of transistor T becomes equal to the collector current of transistor 72 and therefore , the collector currents of the Gz and G4 transistors are equal. The currents through the storage capacitances Ci and Cz become zero. At the end of the write pulse, the control transistor T opens, the transistors Гь TZ, Гз, Г4 close, to the charges on the storage capacitors remain constant.

За счет полной симметричности схемы и охвата отрицательной обратной св зью схема имеет малую нестабильность и критичносты к помехам по питающим напр жени м.Due to the complete symmetry of the circuit and the coverage of negative feedback, the circuit has low instability and interference to power supply disturbances.

Предмет изобретени Subject invention

Аналогое запоминающее устройство, содержащее последовательно соединенные запоминающие конденсаторы, включенные в одну из диагоналей моста, образованного четырьм транзисторами, между попарно соединенными коллекторами этих транзисторов, отличающеес тем, что, с целью повышени помехозащищенности и точности запоминани , попарно соединенные коллекторы указанных транзисторов подключены также к входам соответствующих эмиттерных повторителей, выходы эмиттерных повторителей соединены с соответствующими входами пассивных суммирующих цепей, другие входы которых подключены к входным клеммам устройства, аAn analog storage device containing serially connected storage capacitors included in one of the bridge diagonals formed by four transistors between pairwise connected collectors of these transistors, characterized in that, in order to increase the noise immunity and accuracy of storage, the connected collectors of these transistors are also connected to the inputs the corresponding emitter followers, the outputs of the emitter followers are connected to the corresponding inputs of passive summing x circuits, the other inputs of which are connected to the input terminals of the device, and

выходы соединены с базами транзисторов, образующих мост; в другую диагональ моста включен управл ющий транзистор, база которого соединена с источником импульсов опроса , а общие обкладки запоминающих конденсаторов подключены к шине нулевого потенциала .the outputs are connected to the bases of the transistors forming the bridge; A control transistor is connected to the other bridge diagonal. The base of the transistor is connected to the source of interrogation pulses, and the common plates of the storage capacitors are connected to the zero potential bus.