SU423224A1 - DEVICE FOR INCLUSION IN THE SPECIFIED PHASE - Google Patents

DEVICE FOR INCLUSION IN THE SPECIFIED PHASE

Info

Publication number
SU423224A1
SU423224A1 SU1755187A SU1755187A SU423224A1 SU 423224 A1 SU423224 A1 SU 423224A1 SU 1755187 A SU1755187 A SU 1755187A SU 1755187 A SU1755187 A SU 1755187A SU 423224 A1 SU423224 A1 SU 423224A1
Authority
SU
USSR - Soviet Union
Prior art keywords
block
switch
signal
delay
blocks
Prior art date
Application number
SU1755187A
Other languages
Russian (ru)
Inventor
М. Кременецкий А.
Original Assignee
ФйДв шпЕ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ФйДв шпЕ filed Critical ФйДв шпЕ
Priority to SU1755187A priority Critical patent/SU423224A1/en
Application granted granted Critical
Publication of SU423224A1 publication Critical patent/SU423224A1/en

Links

Landscapes

  • Amplifiers (AREA)
  • Electronic Switches (AREA)

Description

1one

Изобретение относитс  к устройствам включени  в заданную фазу в моделирующих установках .The invention relates to devices for switching on at a predetermined phase in modeling installations.

Известное устройство, содержащее схему имитации короткого замыкани , подключенную к фазам моделирующей сети через коммутационные блоки, управл емые переключателем от блока задани  фазы, командного блока и генератора импульсов через усилители мощности, не обладает достаточной точностью .The known device containing a short circuit simulation circuit connected to the phases of the simulation network through switching blocks controlled by a switch from the phase setting unit, the command block and the pulse generator through power amplifiers does not have sufficient accuracy.

Предлагаемое устройство с целью повышени  точности дополнительно снабжено командными переключател ми, включенными между усилител ми мощности и генератором импульсов , причем их управл ющие входы подключены к переключателю через блок задержки включени  и к командному блоку через блок задержки отключени .In order to increase accuracy, the proposed device is additionally equipped with command switches connected between power amplifiers and a pulse generator, and their control inputs are connected to the switch through a turn-on delay unit and to the command block through a turn-off delay unit.

На фиг. 1 представлена блок-схема предлагаемого устройства, где / - командный блок, 2 - трансформатор напр жени , 5 - блок задани  , 4 - переключатель, 5-7 - блоки задержки включени , 8-10 - блоки задержки отключени , 11 - генератор импульсов, 12-14 - командные переключатели , 15-17 - усилители мощности, 18-20 - управл емые вентильные переключатели, 21 - схема имитации короткого замыкани . А, В, С, О - фазы моделирующей сети.FIG. 1 shows a block diagram of the proposed device, where / is a command block, 2 is a voltage transformer, 5 is a task block, 4 is a switch, 5-7 are on-delay blocks, 8-10 are off-delay blocks, 11 is a pulse generator, 12–14 are command switches, 15–17 are power amplifiers, 18–20 are controllable gate switches, 21 is a short circuit simulation circuit. A, B, C, O are the phases of the simulation network.

На фиг. 2 представлена схема блока задержки включени  (отключени ), где 22 - интегратор, 23 - диод т 24 - пороговый элемент .FIG. Figure 2 shows the on-delay (off) circuit diagram, where 22 is the integrator, 23 is the diode T 24 is the threshold element.

На фиг. 3 представлена схема командного переключател , где 25, 26 - конденсаторы, 27-35 - резисторы, 34, 35 - диоды, 36 - маломощный тиристор, 37, 38 - транзисторы (полупроводниковый триод), 39-4} - входыFIG. 3 shows the circuit of the command switch, where 25, 26 are capacitors, 27-35 are resistors, 34, 35 are diodes, 36 is low-power thyristor, 37, 38 are transistors (semiconductor triode), 39-4} are inputs

командного переключател .command switch

Возможность каскадного включени  и отключени  короткого замыкани  в фазах моделирующей сети реализуетс  с помощью блоков 5-W и 12-14. Причем блоки 5-10The ability to cascade on and off short circuits in the phases of the simulation network is realized using blocks 5-W and 12-14. Moreover, blocks 5-10

предназначены дл  задержки переднего фронта пр моугольных сигналов на их входах.designed to delay the leading edge of rectangular signals at their inputs.

Назначение командных переключателей 12-14 состоит Б создании и блокировке св зи блока 11 с соответствующими блоками 15-17The purpose of the command switches 12-14 consists of creating and blocking the communication of block 11 with the corresponding blocks 15-17

в моменты времени, определ емые передними фронтами сигналов на выходах блоков 5 и S, 6 к 9, 7   10.at the moments of time determined by the leading edges of the signals at the outputs of blocks 5 and S, 6 to 9, 7 10.

В схеме на фиг. 2 интегратор 22 соединен с пороговым элементом 24 через диод 23, чтоIn the diagram in FIG. 2, the integrator 22 is connected to the threshold element 24 via a diode 23, which

исключает вли ние блока 24 на блок 22 до момента срабатывани  порогового элемента и обеспечивает большую точность в задании времени задержки.eliminates the influence of block 24 on block 22 until the threshold element is triggered and provides greater accuracy in setting the delay time.

Отсчет времени задержки производитс  интегратором 22, а фиксаци  заданного времениThe delay time is calculated by the integrator 22, and the fixed time is fixed.

задержки и формирование пр моугольного сигнала - блоком 24.delay and the formation of a rectangular signal - block 24.

В схеме на фиг. 3 с целью устранени  ложных включений тиристора 36 при включении питани  его управл ющий электрод соединен с конденсатором 25 и резистором 27 черэз диод 34, а резистор 27 в свою очередь соединен с шиной плюс.In the diagram in FIG. 3 in order to eliminate false inclusions of the thyristor 36 when the power is turned on, its control electrode is connected to the capacitor 25 and the resistor 27 via a diode 34, and the resistor 27 is in turn connected to the bus plus.

В этой схеме траизистор 38 предназначен дл  пропуска сигнала с выхода генератора импульсов 11 на вход усилител  мощности 15 (16, 17). Тиристор 36 служит дл  переключени  сигнала на базе транзистора 38, а транзистор 37 - дл  отключени  тиристора 36.In this scheme, the transistor 38 is designed to pass a signal from the output of the pulse generator 11 to the input of the power amplifier 15 (16, 17). The thyristor 36 serves to switch the signal at the base of the transistor 38, and the transistor 37 to switch off the thyristor 36.

Цепочка, состо ща   з конденсатора 25 и резистора 27, служит дл  преобразовани  переднего фронта сигнала на выходе блока задержки включени  5 (6, 7) в импульсы, отпирающие тиристор 36. А цепочка, состо ща  из конденсатора 26 и резистора 31 - дл  преобразо )вани  переднего фронта сигнала с выхода блока задержки отключени  8 (9, 10) в импульсы, кратковременно включающие транзистор 37.The chain consisting of capacitor 25 and resistor 27 serves to convert the leading edge of the signal at the output of the on-delay unit 5 (6, 7) into pulses that enable the thyristor 36. And the chain consisting of capacitor 26 and resistor 31 is for conversion) Vanishing the leading edge of the signal from the output of the delay unit 8 (9, 10) into pulses, briefly turning on the transistor 37.

При подаче сигнала (команды) включени  на вход блока 4 от блока / на выходе блока 4 формируетс  пр моугольный сигнал, передний фронт которого совпадает с моментом прохождени  напр жени  в фазе А модулирующей сети через фазовый угол, задаваемый уставкой в блоке 5. Этот сигнал поступает на интеграторы, имеющиес  «а входе кан :дого из блоков задержки включени  5, 6 и 7 и интегрируетс . Через врем , определ емое посто нной времени интегрир01вани , напр жение на выходе интегратора достигает значени  порога срабатывани  порогового элемента 24, в результате чего на его выходе образуетс  пр моугольный сигнал с крутым передним фронтом . Этот сигнал поступает на вход 39 и отпирает тиристор 36. При этом на резисторе 29 образуетс  отрицательный сигнал, который снимает блокировку сигналов, поступающих с выхода генератора импульсов 11 на базу транзистора 38.When a switch-on signal (command) is sent to the input of block 4 from the block / output of block 4, a rectangular signal is formed, the leading edge of which coincides with the moment of voltage passing in phase A of the modulating network through the phase angle specified by the setting in block 5. This signal arrives integrators that are available at the input of the driver from the turn-on delay blocks 5, 6 and 7 and integrate. After a time determined by the integration time constant, the voltage at the integrator output reaches the threshold value of the threshold element 24, with the result that a rectangular signal with a steep leading edge is formed at its output. This signal is fed to the input 39 and unlocks the thyristor 36. At the same time, a negative signal is generated at the resistor 29, which removes the blocking of the signals from the output of the pulse generator 11 to the base of transistor 38.

При сн тии блокировки импульсы с выхода генератора импульсов 11 через транзистор 38 и через соответствующий усилитель мощности 15 (16, 17) поступают на управл ющий вход соответствующего вентильного переключател  18 (19, 20), что при наличии напр жени  в фазах моделирующей сети приводит к включению соответствующего вентильного переключател  18 (19, 20) и соединению фазы Л (В, С) со схемой имитации короткого замыкапи , набранной в блоке 21.When blocking is removed, the pulses from the output of the pulse generator 11 through the transistor 38 and through the corresponding power amplifier 15 (16, 17) are fed to the control input of the corresponding gate switch 18 (19, 20), which in the presence of voltage in the phases of the simulation network leads to switching on the corresponding valve switch 18 (19, 20) and connecting the phase L (B, C) with the short circuit simulation circuit dialed in block 21.

При подаче сигнала (команды) отключени  на общий вход блоков задержки отключени  8, 9 -  10 в каждом из них происходит интегрирование пр моугольного входного сигнала иWhen a shut-off signal (command) is sent to the common input, the shutdown delay blocks 8, 9-10 each of them integrates the rectangular input signal and

через врем , определ емое посто нной интегрировани  интегратора 22, включенного на входе блока 8 (9, 10), напр жение на выходе интегратора достигает значени  порога срабатывани  порогового элемента 24, в результатеthrough the time determined by the integration constant of the integrator 22 included at the input of block 8 (9, 10), the voltage at the integrator output reaches the threshold value of the threshold element 24, as a result

чего па выходе блока 24 образуетс  пр моугольный сигнал с крутым передним фронтом. Этот сигнал через цепочку, состо щую из элементов 26 и 31 кратковременно включает транзистор 37, при этом катод тиристора 36 соедин етс  с щиной плюс, и он отключаетс .which, at the output of block 24, forms a rectangular signal with a steep leading edge. This signal, through a chain consisting of elements 26 and 31, briefly turns on the transistor 37, the cathode of the thyristor 36 is connected to the plus thickness, and it is turned off.

При отключении тиристора 36 на его аноде образуетс  плюсовой сигнал, который через диод 35 блокирует сигнал, поступающий с выхода блока //, в результате чего разрываетс When the thyristor 36 is disconnected, a positive signal is generated at its anode, which, through diode 35, blocks the signal coming from the output of the block, // as a result of which it breaks

св зь между блоком 11 и управл ющим входом соответственного вентильного переключател  18 (19, 20), и соответствующа  фаза А (В, С) моделирующей сети отсоедин етс  от схемы имитации короткого замыкани  21.the connection between block 11 and the control input of the corresponding gate switch 18 (19, 20), and the corresponding phase A (B, C) of the simulation network is disconnected from the short circuit simulation circuit 21.

Задава  различные посто нные времени интеграторов 22 в блоках 5-10, можно задать различные уставки задержки включени  и отключени  вентильных переключателей -и тем са.мым осуществить каскадное включение иBy setting different time constants for the integrators 22 in blocks 5–10, you can set different delay settings for the on and off of the switch switches — and then you can cascade the switch and

отключение короткого замыкани  в фазах моделирующей сети.shutdown of short circuit in phases of a modeling network.

Если посто нна  времепи интегратора 22 в блоке задержки включени  5-7 установлена равной нулю, то мо.мент включени  короткогоIf the time constant of integrator 22 in the turn-on delay unit 5-7 is set to zero, then the switching time of the short

замыкани  в соответствующей фазе моделирующей сети определ етс  уставкой, введенной в блок задани  фазы включени  3, т. е. заданной фазой напр жени  в точке подсоединени  устройства.The closure in the corresponding phase of the simulation network is determined by the setpoint entered in the switch-on phase setting unit 3, i.e. the voltage specified at the connection point of the device.

Предмет изобретени Subject invention

Устройство включени  в заданную фазу, содержащее схему иммтации короткого замыкани , подключенную к фазам моделирующей сети через коммутационные блоки, управл емые переключателем от блока задани  фазы, командного блока и генератора импульсов через усилители мощности, отличающеес  тем, что, с целью повыщени  точности, оно дополнительно снабжено командными переключател ми , включенными между усилител ми мощности и генератором импульсов, причем их управл ющие входы подключены к переключателю через блок задержки включени  и к командному блоку через блок задержки отключени .A device for switching to a predetermined phase, containing a short circuit impregnation circuit, connected to the phases of the simulation network through switching blocks controlled by a switch from the phase reference unit, the command block and the pulse generator through power amplifiers, characterized in that equipped with command switches connected between the power amplifiers and the pulse generator, and their control inputs are connected to the switch via a switch-on delay unit and to commands th unit through a delay unit shutdown.

J5 33J5 33

0-CZIh0-CZIh

-If-If

--

2525

-N -N

3B(:h3B (: h

VuVu

i--1x1- -., ,i - 1x1 - -.,,

SU1755187A 1972-03-03 1972-03-03 DEVICE FOR INCLUSION IN THE SPECIFIED PHASE SU423224A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1755187A SU423224A1 (en) 1972-03-03 1972-03-03 DEVICE FOR INCLUSION IN THE SPECIFIED PHASE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1755187A SU423224A1 (en) 1972-03-03 1972-03-03 DEVICE FOR INCLUSION IN THE SPECIFIED PHASE

Publications (1)

Publication Number Publication Date
SU423224A1 true SU423224A1 (en) 1974-04-05

Family

ID=20505300

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1755187A SU423224A1 (en) 1972-03-03 1972-03-03 DEVICE FOR INCLUSION IN THE SPECIFIED PHASE

Country Status (1)

Country Link
SU (1) SU423224A1 (en)

Similar Documents

Publication Publication Date Title
US4843532A (en) Regulating pulse width modulator for power supply with high speed shutoff
GB1352881A (en) Cycloconverters
GB1302574A (en)
GB1267242A (en)
GB1123183A (en) Electric power control circuits
SU423224A1 (en) DEVICE FOR INCLUSION IN THE SPECIFIED PHASE
GB1430749A (en) Valve current monitor for use with electric power converters
GB1190955A (en) Proportional and Integral Action Controller for Sampled Data Control System
KR830008215A (en) Malfunction prevention device of phase control mechanism
SU1070666A1 (en) Controlled d.c.-to-a.c.inverter
SU365027A1 (en) DELAY DEVICE
SU485560A1 (en) Contactless auto-reclosing device
US3597662A (en) Off delay solid-state time delay apparatus
SU785975A1 (en) Pulse shaper
SU584304A1 (en) Stabilized dc voltage power source
SU1099360A1 (en) Logic switching unit for device for control of reversible rectifier converter
SU955411A1 (en) Pulse shaper
SU1138900A1 (en) Device for controlling a.c.voltage regulator
GB1365817A (en) Margin angle control arrangements for electric power converters
SU235137A1 (en) QUASI-OPTIMAL FOLLOWING SYSTEM
SU1206919A1 (en) Control device for transistor converter
SU1339836A1 (en) Method of controlling output voltage of self-excited inverter
SU480169A1 (en) Control device for stabilized DC power supply on thyristors
SU425827A1 (en) DEVICE FOR PULSED REGULATION OF TRACTION ENGINES
SU468316A1 (en) The device controls the response time and release the relay