SU416879A1

SU416879A1 -

Info

Publication number: SU416879A1
Application number: SU1747793A
Authority: SU
Priority date: 1972-02-10
Filing date: 1972-02-10
Publication date: 1974-02-25

Description

1one

Изобретение относитс к цифровой технике.This invention relates to digital technology.

Известны логические схемы, содержащие на входе элемент «И, выполненный на многоэмиттерном транзисторе, и сложный инвертор на выходе, в которых дл повышени помехоустойчивости введены обратные св зи, способствующие получению гистерезиса на передаточной характеристике.Logic circuits are known that contain the input element "And", performed on a multi-emitter transistor, and a complex inverter at the output, in which feedbacks are introduced to improve the noise immunity, which lead to hysteresis on the transfer characteristic.

Однако известные логические схемы даютHowever, the known logic circuits give

выигрыш в помехоустойчивости по ОТпоп1ению к запирающей помехе.gain in noise immunity in response to blocking interference.

1|елью изобретени вл етс повьипение помехоустойчивости по отношению к запираюп (,ей и отпираюп1, помехам одновременно.1 | The purpose of the invention is to improve the noise immunity with respect to the lock-in (it and unlock it, the noise at the same time.

Дл этого в устройство введен дополнительный инвертор, состо щий из двух транзисторов разного типа проводимости, коллекторы которых взаимно соединены с базами, причем вход дополнительного инвертора присоединен к выходу эле.мента «И, а выход - ко входу Сложного инвертора.To do this, an additional inverter is introduced into the device. It consists of two transistors of different conductivity type, the collectors of which are interconnected with the bases, and the input of the additional inverter is connected to the output of the I element and the output to the input of the Complex Inverter.

Изобретение по снено чертежом.The invention is illustrated in the drawing.

Логическа схема содержит эле.мент «li 1, выполненный на многоэмиттерном транзисторе 2 и резисторе 3, сложный инвертор 4 и дополнительный инвертор 5. Инвертор 5 состоит из транзисторов 6 и 7 разного типа проводимости , коллекторы которых взаимно соединены с базами.The logic circuit contains the “li 1” element, made on a multi-emitter transistor 2 and a resistor 3, a complex inverter 4 and an additional inverter 5. Inverter 5 consists of transistors 6 and 7 of different conductivity types, the collectors of which are interconnected with the bases.

Схема работает следующим образом. Когда хот бы на один из входов схемы подан низкий уровень напр жени (логический «О), то транзистор 2 находитс в насыщенииThe scheme works as follows. When at least one of the inputs of the circuit is supplied with a low voltage level (logical "O), then transistor 2 is in saturation

и потенциал его коллекгора выще потенциала эмиттера иа величину напр жени насыщени транзистора. В этом режиме транзисторы 7 и 6 заперты, а потенциал коллектора транзистора 6 определ етс входным напр жениемand its collector potential is higher than the emitter potential and the saturation voltage of the transistor. In this mode, transistors 7 and 6 are locked, and the collector potential of transistor 6 is determined by the input voltage

открытого инвертора 4, в данном случае величиной 20б, где Ut, - напр жение на эмиттерпом переходе о1крытого транзистора. При этом эмиттерный переход транзистора 7 смещен в обратном Р1аправлении. Дл переключени схемы необходимо открыть э.миттерный переход этого транзистора. Переключение произойдет при напр жении на выходеopen inverter 4, in this case the magnitude of 20b, where Ut, is the voltage at the emitter trans junction of the open transistor. In this case, the emitter junction of the transistor 7 is shifted in the reverse P1 direction. To switch the circuit, it is necessary to open the emitter junction of this transistor. Switching will occur when the output voltage

Ul г 2U, + Uli - UlUl g 2U, + Uli - Ul

В выключенном состо нии транзисторы 6 и 7 насьицены н потенциал базы транзистора 7 определ етс напр жением насьпцепи траизистора 6 (fyioe). Дл включени схемы необходи .мо закрыть эмиттерный переход транзистора 7. Это произойдет при напр жении на входеIn the off state, the transistors 6 and 7 are terminated at the base potential of the transistor 7 determined by the voltage of the tracer 6 (fyioe). To turn on the circuit, it is necessary to close the emitter junction of transistor 7. This will occur at the input voltage

вх :- Лэ„4- 6, + кэ..in: - Le „4-6, + co ..

Предмет изобретени Subject invention

Логическа схема, содержаща на входе элемент «И, выполненный на многоэмиттер1ЮМ транзисторе, и сложный инвертор на выходе , отличающа с тем, что, с целью ловышенн помехоустойчивости, в устройствоA logic circuit containing the input element "And, made on a multi-emitter 1 UM transistor, and a complex inverter at the output, characterized in that, in order to catch noise immunity, into the device

введен дополнительный инвертор, состо щий из двух транзисторов разного типа проводимости , коллекторы которых взаимно соединены с базами, причем вход дополнительного инвертора присоединен к выходу элемента «И, п выход - ко входу сложного инвертора.An additional inverter is introduced, consisting of two transistors of different conductivity type, the collectors of which are interconnected with the bases, and the input of the additional inverter is connected to the output of the element "I, and the output to the input of the complex inverter.