SU382983A1 - Автоматическое устройство для испытаний - Google Patents

Description

1

Изобретение относитс  к вычислительной и измерительной технике.

Известны автоматические устройства дл  испытаний типовых логических элементов-инверторов , содержащие канал проверки статических параметров, канал проверки параметров быстродействи , задающий генератор, ограничитель, буферный инвертор, инверторы, инвертор-шаблон, узел регистрации величин задержки, пороговую схему, встроенный блок питани , коммутатор, индикаторный триггер, систему сигнализации, миллиамперметр, механизм загрузки кассет, механизм подачи и контактировани  и сортировочный блок.

Однако известные устройства дают недостаточную экономичность, точность Н производительность испытаний.

Целью изобретени   вл етс  повьплеиие экономичности, точности и производительности испытаний.

Дл  этого испытуемый инвертор подключен через механизм контактировани  и коммутатор к каналу проверки статических параметров , содержащему преобразователь посто нного напр жени  в импульсное, вход которого подключен к коммутатору, а выход - ко входу импульсного амплитудного селектора, выход которого через коммутатор соединен :о входом индикаторного триггера.

В качестве провер емых характеристик

транзисторного типового логического элемента-инвертора выбраны а) задержка фронта и спада зондирующего сигнала при длительности и амплитуде этого сигнала, соответствующих реальным услови м, при которых инвертор испытуемого типа имеет наибольщую задержку; б) уровень логического «нул  и логической «единицы при заданной величине сопротивлени  нагрузки, реализованного в виде резистора-эквивалента нагрузки.

На чертеже приведена блок-схема предложенного устройства. Устройство содерл ит испытуемый инвертор / (блок инверторов - микросхем), механизм 2 подачи и контактировани , коммутатор 3, задающий генератор 4, диодный ограничитель 5, буферный инвертор 6, группа вспомогательных инверторов 7, 8, 9, 10, П, 12,

объединенных в блоке 13, группа вспомогательных инверторов 14, 15, объединенных в блоке 16, схема 17 сравнени  временных интервалов , порогова  схема 18, индикаторный триггер 19, инвертор-шаблон 20, первый канал 21, второй канал 22, преобразователь 23,

амплитудный импульсный селектор 24, блок питани  25, миллиамперметр 26.

При проверке величины задерл ки испытуемый транзисторный типовой логический элемент-инвертор / (блок инверторов - микросхем ) устанавливают в механизме 2 подачи и

контактнрозаки  и через коммутатор о подключают в разрыв цепочки инверторов, об ьединепных в блоке 13, между инверторами 7 и 5, при этом ко входу и выходу испытуемого инвертора подключаютс  резисторы, имитирующие реальный граничный случай, соответствующий иаибольщей величине задержки. Эта имитаци  дополн етс  соответствующим выбором длительности импульсов задающего генератора 4, подаваемых через коммутатор 3 на диодный ограничитель 5 и буферный инвертор 6 и далее на цепочки инверторов, объединенных в блоках 13 и 16. В разрыв цепочки инверторов между инверторами 14 и 15 включают инвертор-шаблон 20 с переменным временем задерн ки, но достаточно стабильным по величине во времени. В разрыв цепочки инверторов , объединенных в блоке 13, между инверторами 7 и 8 включают испытуемый инвертор ) через коммутатор 3 и механизм 2.

Схему устройства при его изготовлении или проверке настраивают так, чтобы схема 17 сравнени  временных интервалов выдавала сигнал с амплитудой, равной порогу срабатывани  пороговой схемы 18 в том случае, если величина задержки испытуемого инвертора (измеренна  измерительным прибором, например осциллоскопом) имеет максимально допустимую величину.

При превыщении задержкой в испытуемом инверторе допустимой величины схемы 17 сравнени  временных интервалов выдаст сигналы , достаточные дл  срабатывани  пороговой схемы 18, что вызовет срабатывание индикаторного триггера 19, реле в цепи которого замкнет контакты питани  индикаторной лампочки и контакты сортировочного механизма.

Когда устройство используетс  в режиме измерени  величины задержки в испытуемом инверторе, оператор вращает ручку регул тора задержки в инверторе-щаблоне 20 группы инверторов блока 16 до момента загорани  индикаторной лампочки, после чего со шкалы регул тора (предварительно проградуированной , например, по осциллоскопу) считывает измер емую величину. При разбраковке испытуемых инверторов по величине допустимой задержки тестовые сигналы подаютс  автоматически и, в случае превыщени  допустимой величины задержки в испытуемом инверторе, вместе с загоранием индикаторной ламночки подаетс  сигнал на прекращение измерений, извлечение микросхемы из контактного устройства механизма загрузки и укладку микросхемы в соответствующее отделение разгрузочного контейнера.

Построение первого канала 21 обеспечивает проверку задержки как спада импульса на выходе испытуемого инвертора, так и задержку фронта выходного импульса относительно зондирующего импульса.

При ироверке задержки спада выходного импульса коммутатор 3 обеспечивает прохождение импульса по цеиочке инверторов, объединенных в блоке 13, в следующем пор дке:

ограничитель 5 - инвертор 6 - инвертор 9- коммутатор 3 - инвертор 7 - коммутатор 3- инвертор 10 - коммутатор 3 - механизм 2 - испытуемый инвертор / - механизм 2 - коммутатор 3 - инвертор 8 - коммутатор 3 - инвертор // - инвертор 12 и далее на узел 17 регистрации задержки. При ироверке задержки фронта выходного импульса в цепочке инверторов , объединенных в блоке 13, обеспечиваетс  следующа  последовательность включени  инверторов: ограничитель 5 - инвертор 6 - инвертор 9 - коммутатор 3 - инвертор 10 - коммутатор 3 - механизм 2 - испытуемый инвертор / - механизм 2 - коммутатор 3 - инвертор 8 - коммутатор 3 - инвертор 7 - коммутатор 3 - инвертор // --инвертор 12 и далее на схему 17 сравнени  временных интервалов.

Таким образом, при неизменных услови х 0 работы испытуемого инвертора на его вход поддаетс  то положительный, то отрицательный сигнал, а регистраци  задержки в обоих случа х производитс  в схеме 17 по заднему фронту, что очень ее упрощает. 5 Так как задержки спада и фронта выходного импульса в инверторе обычно разные, то при разбраковке инверторов коммутатор 3 обеспечивает соответствующее изменение задержки в цепочке инверторов, объединенных 0 в блоке 16, то есть мен етс  задержка в инверторе-щаблоне 20. При разработке указанные переключени  производ тс  автоматически , а при измерени х - вручную.

Второй канал 22 описываемого устройства, 5 предназначенный дл  измерени  статических параметров типовых логических элементов-инверторов , состоит из преобразовател  23 посто нного напр жени  на выходе инвертора в пропорциональный импульсный сигнал и 0 импульсного амплитудного селектора 24 с регулируемым уровнем опорного напр жени . Выход амплитудного селектора через коммутатор 3 подключен к индикаторному триггеру 19.

5 При измерении уровн  логического «нул : или «единицы оператор вращает регул тор опорного напр жени  до момента срабатывани  индикаторного триггера (загорани  индикаторной лампочки), после чего считывает величину посто нного уровн  напр жени  на щкале регул тора, предварительно проградуированной по вольтметру.

При разбраковке инверторов по допустимой величине уровн  посто нного выходного напр жени  на вход испытуемого инвертора / автоматически подаютс  входные напр жени  с блока питани  25 в зависимости от измер емого параметра (уровн  «нул -- или «единицы ) и внещних условий.

Опорные напр жени , подаваемые через коммутатор 3 с блока питани  25, мен ютс  в соответствии с изменением входных напр жений и внещних условий. Указанные подключени  выполн ет схема коммутации, котора  может управл тьс  оператором или автоматически , переход  от измерени  к измерению через промежутки времени, задаваемые реле времени. Такое построение канала проверки статических параметров транзисторных элементов-инверторов позвол ет избавитьс  от внешних индикаторных устройств, легко и просто считывать уровень напр жени  по предварительно проградуированной шкале регул тора опорных напр жений, без особых трудностей построить коммутатор, обеспечивающий автоматическую подачу на вхоп испытуемого инвертора соответствующего напр жени , схем уровн  напр жени  на выходе инвертора, подачу требуемого опорного уров н  и индикации уровн  напр жени  на выходе испытуемого инвертора с помощью амплитудного импульсного селектора, работающего на индикаторный триггер, который управл ет свечением индикаторной лампочки и работой сортировочного механизма «годен - «не годен .

Измерение потребл емого тока испытуемого инвертора производитс  путем подключени  миллиамперметра 26 коммутатором 3 в цепь питани  инвертора / при одновременной подаче на вход инвертора / соответствующего данной проверке напр жени .

Предмет изобретени 

АЕтоматическое устройство дл  испытаний

транзисторных типовых логических элементовинверторов , содержащее канал проверки статических параметров, канал проверки параметров быстродействи , задающий генератор, ограничитель, буферный инвертор, инверторы,

инвертор-щаблон, узел регистрации величины задержки, пороговую схему, встроенный блок питани , коммутатор, индикаторный триггер, систему сигнализации, миллиамперметр, механизм загрузки кассет, механизм подачи и коитактировани  и сортировочный блок, отличающеес  тем, что, с целью повышени  экономичности , точности и производительности испытаний , испытуемый инвертор подключен через механизм контактировани  и коммутатор

к каналу проверки параметров быстродействи , содерлчащему преобразователь посто нного напр жени  в импульсное, вход которого подключен к коммутатору, а выход - ко входу импульсного амплитудного селектора,

выход которого через коммутатор соединен со входом индикаторного триггера.