SU377868A1 - УСТРОЙСТВО дл ВЫБОРКИ ИНФОРМАЦИИ из посто нного ТРАНСФОРМАТОРНОГО ЗАПОМИНАЮЩЕГО - Google Patents
УСТРОЙСТВО дл ВЫБОРКИ ИНФОРМАЦИИ из посто нного ТРАНСФОРМАТОРНОГО ЗАПОМИНАЮЩЕГОInfo
- Publication number
- SU377868A1 SU377868A1 SU1660840A SU1660840A SU377868A1 SU 377868 A1 SU377868 A1 SU 377868A1 SU 1660840 A SU1660840 A SU 1660840A SU 1660840 A SU1660840 A SU 1660840A SU 377868 A1 SU377868 A1 SU 377868A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- numerical
- node
- bias current
- bits
- output
- Prior art date
Links
Landscapes
- Read Only Memory (AREA)
Description
1
Предлагаемое устройство дл выборки информации из постО|ЯН1НОго трансформаторного запоминающего устройства ПЗУ может быть использовано в электронных цифровых вычислительных машинах.
Известны устройства дл выборки ивформаций из посто нного трансформаторного запоминающего устройства, содержащие диодно-трансформаторные запоминающие элементы, объединенные в числовые линейки .
Однако такие устройства имеют тот недостаток , что при увеличении количества ивформаций , хранимой в ПЗУ, резко увеличиваетс оборудование адресной части, что значительно усложн ет построение ПЗУ больщой емкости.
С целью повыщени вадежности устройства и уменьщени зависимости оборудовави от его информационной емкости в предлагаемом устройстве введены формирователи тока смещени , а в числовые линейки - обмотки смещени , соединенные в каждой числовой линейке последовательно, входы обмоток смещени подключены к выходам двухвходовых схем «И, входы которых соединевы с выходами соответствующих формирователей тока смещени .
Иа чертеже показано устройство дл выборки информации из трансформаторного ПЗУ.
Предлагаемое устройство дл выборки информации из посто нного трансформаторного
заноминающего устройства состоит из узла / числовых линеек, узла 2 формирователей тока смещени дещифраторов 5 и 4 числового провода, дешифратора строба 5, узла 6 усилителей считывани , выходного узла 7 объединени , двухвходовых схем 8.
Узел / числовых линеек состоит из диоднотрансформаторных запоминающих элементов, объединенных в числовые линейки по запоминающих элементов, в каждой, где /V -
число разр дов слова, хранимого в ПЗУ, 2 - число разр дов регистра адреса, анализируемых дещифратором 5 стробов. Каждый ферритовый сердечник запоминающего элемента имеет обмотку смещени , которые соединены последовательно внутри данной числовой лииейки и имеют входную схему объединени на V входов.
В обмотки смещени подаетс ток смещени с формирователей тока смещени . Ток
смещени должев обеспечивать переключение ферритового сердечника запоминающего элемента в режим магнитного насыщени .
Узел формирователей тока смещени содержит формирователи тока смещени , включевные в каждое плечо V триггеров регистра
адреса, управл ющих работой узла. Формирователь создает или не создает ток смещени в зависимости от состо ни триггера, к которому он подключен.
Выходные цепи подключены к схеме объединени тока смещени в числовых линейках таким образом, чтобы обеспечивалось «магнитное запирание всех числовых линеек, кроме выбираемой.
Дещифраторы 3 н 4 числового провода вл ютс второй ступенью дешифрации адреса. Они должны обеспечивать выборку соответствующего числового провода в каждой числовой линейке.
Выходы дешифраторов подключены непосредственно к числовым проводам узла числовых линеек. К каждому выходу дешифратора 3 подключаетс числовых проводов, где У-число разр дов регистра адреса, управл ющих работой узла формирователей тока смещени , у - число разр дов, анализирующих дешифратором 4. К каждому выходу дешифратора 4 подключаетс 2+- числовых проводов, где х - число разр дов, анализируемых дешифратором 3.
Дешифратор 5 строба анализирует z разр дов регистра адреса и обеспечивает выдачу сигналов строба в узел 6 усилителей считывани .
Узел 6 усилителей считывани содержит 2 групп по Л усилителей -считывани , в каждой.
Выходные сигналы каждой группы усилителей считывани клапанируютс сигналами строба, выдаваемыми дещифратором 5 строба . Выходы усилителей считывани подключены к выходному узлу 7 объединени .
Выходной узел объединени содержит Л логических схем «ИЛР1 на 2 входов кажда . (Л - число разр дов в словах, хранимых в ПЗУ).
На каждую схему объединени подаютс выходные сигналы усилителей считывани одноименных разр дов со всех групп усилителей считывани . С выходов узла объединени информаци передаетс в другие узлы ЭВМ,
Код адреса, который необходимо выбрать из ПЗУ, поступает .на регистр адреса и хранитс там до окончани выборки слова. V - разр дов регистра адреса анализируютс узлом формирователей тока смещени , в соответствии с кодом этих разр дов создаетс комбинаци токов смещени в выходных цеп х, которые поступив в обмотку смещени числовых линеек, обеспечивают запирание
(V-1) числовой линейки и выбор требуемой. Дещифраторы 3 и 4 числового провода о-беспечивают подготовку цепи соответствующих числовых проводов в каждой числовой линейке к прохождению сигнала чтени . Сигвал чтени , поступивший из другого устройства ЭВМ, наводит э.д.с. в выходных обмотках прошитых сердечников только в выбранной числовой кинейке. На входы усилителей 7 считывани одновременно поступает информаци 2 слов, записанных выбранным числовым проводом. Однако усилители считывани клапанируютс , по стробу дешифратором строба в соответствии с кодом анализируемых г. разр дов,. Таким образом, на выходной
узел 7 схем объединени поступает только то слово, адрес которого поступил на регистр адреса.
Предмет изобретени
Устройство дл выборки информации из посто нного трансформаторного запоминающего устройства, содержащее диодно-трансформаторные запоминающие элементы, объединенные в числовые линейки, отличающеес тем, что, с целью повыщепи надел ности устройства и уменьшени зависимости оборудовани от его информа,цио,нной, емкости, в устройство введены формирователи тока смещени , а в числовые линейки -- обмотки смещени , соединенные в каждой числовой линейке -последовательно; входы обмоток смещени подключены к выходам двухвходовых схем «И, входы которых соединены с выходами соответствующих формирователей тока смещени .
n lr «5;
«3
j
Ч)
«
Cl,
e
0
и
Ъ uj Cl.
JrCifI1
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1660840A SU377868A1 (ru) | 1971-05-24 | 1971-05-24 | УСТРОЙСТВО дл ВЫБОРКИ ИНФОРМАЦИИ из посто нного ТРАНСФОРМАТОРНОГО ЗАПОМИНАЮЩЕГО |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1660840A SU377868A1 (ru) | 1971-05-24 | 1971-05-24 | УСТРОЙСТВО дл ВЫБОРКИ ИНФОРМАЦИИ из посто нного ТРАНСФОРМАТОРНОГО ЗАПОМИНАЮЩЕГО |
Publications (1)
Publication Number | Publication Date |
---|---|
SU377868A1 true SU377868A1 (ru) | 1973-04-17 |
Family
ID=20476530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1660840A SU377868A1 (ru) | 1971-05-24 | 1971-05-24 | УСТРОЙСТВО дл ВЫБОРКИ ИНФОРМАЦИИ из посто нного ТРАНСФОРМАТОРНОГО ЗАПОМИНАЮЩЕГО |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU377868A1 (ru) |
-
1971
- 1971-05-24 SU SU1660840A patent/SU377868A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6807088B2 (en) | Magnetic random access memory and reading method thereof | |
US3308433A (en) | Switching matrix | |
SU377868A1 (ru) | УСТРОЙСТВО дл ВЫБОРКИ ИНФОРМАЦИИ из посто нного ТРАНСФОРМАТОРНОГО ЗАПОМИНАЮЩЕГО | |
US3293626A (en) | Coincident current readout digital storage matrix | |
US3191163A (en) | Magnetic memory noise reduction system | |
US3849768A (en) | Selection apparatus for matrix array | |
US3579209A (en) | High speed core memory system | |
JPS6141072B2 (ru) | ||
SU446108A1 (ru) | Запоминающее устройство | |
US3501751A (en) | High speed core memory with low level switches for sense windings | |
GB929502A (en) | Decoder for a load sharing matrix switch | |
US3289184A (en) | Magnetic core memory readout | |
US3193806A (en) | Search memory array | |
US3278912A (en) | Sectorized memory with parallel sector operation | |
SU647743A1 (ru) | Посто нное запоминающее устройство трансформаторного типа | |
US3484762A (en) | Two element per bit memory having nondestructive read out and ternary storage capability | |
SU151119A1 (ru) | Устройство выборки команд из долговременного запоминающего устройства | |
US3702992A (en) | Large capacity ferromagnetic thin film memory device | |
US3332066A (en) | Core storage device | |
SU560256A1 (ru) | Запоминающее устройство | |
SU393771A1 (ru) | Долговременное запоминающее устройство трансформаторного типа с записью чисел в системе счисления с основанием р, большим двух | |
US3346847A (en) | Magnetic memory system | |
US3134968A (en) | Magnetic-decoder circuit | |
GB1024927A (en) | Character correlation system | |
US3226686A (en) | Address modification matrices |