SU376774A1 - Аналоговый квадратор - Google Patents

Аналоговый квадратор

Info

Publication number
SU376774A1
SU376774A1 SU1679544A SU1679544A SU376774A1 SU 376774 A1 SU376774 A1 SU 376774A1 SU 1679544 A SU1679544 A SU 1679544A SU 1679544 A SU1679544 A SU 1679544A SU 376774 A1 SU376774 A1 SU 376774A1
Authority
SU
USSR - Soviet Union
Prior art keywords
integrator
input
output
voltage
keys
Prior art date
Application number
SU1679544A
Other languages
English (en)
Inventor
изобретени Авторы
Original Assignee
Г. С. Бритов, В. М. Космачев , А. Мироновский Ленинградский институт авиационного приборостроени
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Г. С. Бритов, В. М. Космачев , А. Мироновский Ленинградский институт авиационного приборостроени filed Critical Г. С. Бритов, В. М. Космачев , А. Мироновский Ленинградский институт авиационного приборостроени
Priority to SU1679544A priority Critical patent/SU376774A1/ru
Application granted granted Critical
Publication of SU376774A1 publication Critical patent/SU376774A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

I
Изобретение относитс  к аналоговой вычислительной технике и может быть использовано в устройствах, выполн ющих математическую операцию возведени  в квадрат.
В известных устройствах дл  возведени  в квадрат, содержащих два интегратора, нульорган и управл ющие ключи, дл  получени  выходного напр жени  в аналоговой форме требуетс  преобразование импульсного выходного напр жени  в напр жение посто нного тока. Необходимость такого преобразовани , требующего использовани  пикового детектора ,  вл етс  недостатком известных устройств .
Целью изобретени   вл етс  получение выходного напр жени  в аналоговой форме без применени  дополнительного преобразовани .
Эта цель достигаетс  за счет того, что в предложенном квадраторе вход первого интегратора через первый   второй ключи соединен с источниками посто нного положительного и отрицательного напр жений сотвётственно . Выход перзого, .интегратора соединен со входом инвертора, через третий ключ со входом второго, интегратора и с однимиз входов нуль-сограна, выход которого присоединен ко входам управлени  всех ключей. Выход инвертора соединен через четвертый ключсовходом второго интегратора.
Блок-схема устройства приведена на чертеже .
Устройство со.держит .первый / и второй 2 ключи, первый интегратор 5, инвертор 4, третий 5 и четвертый 6 ключи, нуль-орган 7 и второй интегратор 8.
Вход интегратора 3 через первый и второй ключи 1 и 2 соединен с источниками посто нного положительного и отрицательного напр жений соответственно. Выход интегратора 3 соединен со входом инвертора 4 и через ключ 5 со входом интегратора 8. Выход инвертора 4 соединен через ключ 6 со входом интегратора 8. С выхода интегратора 8 снимаетс  результат возведени  в квадрат. Один вход нуль-органа 7 св зан с выходом интегратора 3, а на второй подано входное напр жение. Нуль-орган 7 управл ет ключами 1, 2, 5 6. Ключи 2 и 6 замыкаютс  три отрицательной разности выходного напр жени  первого интегратора и входного напр жени , сравниваемых на нуль-органе 7, а ключи / и 5 - при положительной .Устройство работает следующим образом.
Пусть вводное напр жение положительно, а выходное напр жение первого и второго интеграторов рано нулю, тогда--разность этих напр жений отрицательна и при помощи нуль-органа 7 замыкаютс  ключи 2 и 6. Нпр жение на выходе первого интегратора возрастает до тех пор, пока не сравн етс  с входным напр жением. При этом выходное напр жение второго интегратора достигает величины , пропорциональной квадрату входного напр жени . Если теперь входное напр жение уменьшаетс , то разность сравниваемых напр жений на нуль-органе 7 будет положительной , поскольку выходное напр жение первого интегратора пока не мен лось, замыкаютс  ключи /, 5, и выходное напр жение первого интегратора 3 уменьшаетс  до величины входного напр жени . При этом напр жение на выходе интегратора 8 по-шрежнему пропорционально квадрату входного напр жени .
Таким образом, выходное напр жение первого интегратора равно входному Напр жению в любой момент времени, а выходное напр жение второго интегратора в то же врем  пропорционально квадрату входного напр жени .
Првдмет изобретени 
Аналоговый квадратор, содержаш,ий первый и второй интеграторы, нуль-орган, первый и второй ключи и источники положительного и отрицательного напр жени , отличающийс  тем, что, с целью -получени  выходного напр жени  в аналоговой форме без дополнительного (преобразовани , он содержит третий, четвертый ключи и инвертор; причем вход первого интегратора через первый и второй ключи соединен с источниками положительного и отрицательного напр жени  соответственно; выход первого интёгратора соединен со входом
инвертора и -через третий ключ со входом второго интегратора; выход инвертора соединен через четвертый ключ со входом второго интегратора; а выхюд первого интегратора соединен также со входом нуль-органа, выход которого соединен со -входами управлени  всех ключей.
SU1679544A 1971-07-05 1971-07-05 Аналоговый квадратор SU376774A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1679544A SU376774A1 (ru) 1971-07-05 1971-07-05 Аналоговый квадратор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1679544A SU376774A1 (ru) 1971-07-05 1971-07-05 Аналоговый квадратор

Publications (1)

Publication Number Publication Date
SU376774A1 true SU376774A1 (ru) 1973-04-05

Family

ID=20482364

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1679544A SU376774A1 (ru) 1971-07-05 1971-07-05 Аналоговый квадратор

Country Status (1)

Country Link
SU (1) SU376774A1 (ru)

Similar Documents

Publication Publication Date Title
US3092736A (en) Plural signal frequency detector able to continuously distinguish whether frequency difference is positive or negative
SU376774A1 (ru) Аналоговый квадратор
ES389306A1 (es) Perfeccionamientos en instalaciones para tomar magnitudes de determinacion de un vector plano.
SU423136A1 (ru) Устройство для извлечения квадратного корня
GB1006503A (en) Quadrature rejection circuit
SU432531A1 (ru) Устройство для вычисления квадратного корня
SU599350A1 (ru) Преоразователь аналог-временной интервал
GB1148055A (en) An analogue computer for use in determining static and dynamic extensometric strain
SU426234A1 (ru) Логарифмический преобразователь
US3487204A (en) High accuracy pulse reset integrator
SU974578A1 (ru) Преобразователь действующего значени напр жени в интервал времени
SU676938A1 (ru) Преобразователь действующего значени переменного напр жени произвольной формы в посто нное
SU420091A1 (ru) Усилитель постоянного токавпт 5фонд ^^&^
SU417731A1 (ru)
SU480188A1 (ru) Преобразователь напр жени в код
SU760125A1 (ru) Синусно—косинусный преобразователь1
SU410553A1 (ru)
SU444995A1 (ru) Фазовый детектор
SU382230A1 (ru) Линейный аналого-дискретный преобразователь
SU146401A1 (ru) Устройство дл сравнени амплитуд двух синусоидальных напр жений одинаковой частоты
SU504248A1 (ru) Аналоговое запоминающее устройство
SU432527A1 (ru) Множительно-делительное устройство
SU691862A1 (ru) Устройство дл вычислени логарифмических функций
SU387330A1 (ru) Амплитудно-дифференциальный нуль-орган
SU368710A1 (ru) Фазочувствительный выпрямитель