SU363980A1

SU363980A1 - FIRMWARE PROCESSOR

Info

Publication number: SU363980A1
Application number: SU1634152A
Authority: SU
Inventors: М. М. Каневский Г. Новик В. Н. Степанов В. М. Долкарт
Original assignee: Авторы изобретени витель
Priority date: 1971-03-10
Filing date: 1971-03-10
Publication date: 1972-12-25

Description

1one

Изобретение относитс к области вычислительной техники.This invention relates to the field of computing.

Известны микропрограммные процессоры, содержащие блок пам ти микрокоманд, регистр микрокоманды, адресный регистр, арифметический узел, узел управлени и синхронизации . Однако в таких устройствах реализаци команд условного перехода требует значительных затрат оборудовани .Microprogrammed processors are known that contain a microinstruction memory block, a microinstruction register, an address register, an arithmetic node, a control and synchronization node. However, in such devices, the implementation of conditional jump commands is expensive.

Цель изобретени - упрощение процессора.The purpose of the invention is to simplify the processor.

Это достигаетс тем, что предложенный процессор содержит регистр признака перехода и схемы «И, «ИЛИ, причем входы каждого триггера регистра соединены с выходами схемы «И, первые- входы которых подключены к соответствующим разр дам регистра микрокоманды, вторые входы св заны с единичным выходом триггера младшего разр да регистра микрокоманды, а третьи входы соединены с узлом управлени и синхронизации. Выходы триггеров регистра признака перехода подключены к первым входам схем «И, вторые входы которых соединены с узлом управлени и синхронизации, а выходы через схемы «ИЛИ св заны с входами триггеров соответствующих разр дов адресного регистра.This is achieved by the fact that the proposed processor contains the register of the transition flag and the AND, OR circuit, the inputs of each register trigger are connected to the outputs of the circuit AND, the first inputs of which are connected to the corresponding bits of the microcommand register, the second inputs are connected to a single output the low-order trigger of the micro-register, and the third inputs are connected to the control and synchronization node. The outputs of the trigger register of the transition flag are connected to the first inputs of the AND circuits, the second inputs of which are connected to the control and synchronization node, and the outputs via the OR circuit to the trigger inputs of the corresponding bits of the address register.

На фиг. 1 показана блок-схема устройства; на фиг. 2 - функциональна схема регистра признака перехода.FIG. 1 shows a block diagram of the device; in fig. 2 - a functional register of the sign of the transition.

Микрокоманды выбираютс из блока / пам ти микрокоманд в регистр- 2 микрокоманды . Выбранна микрокоманда расшифровываетс в узле 3 управлени и синхронизации , который по шине 4 управлени управл ет арифметическим устройством 5, обменивающимс информацией с запоминающим устройством по информационным шинам 6. Адрес очередной выбираемой команды формируетс в адресном регистре 7 пам ти микрокоманд .The microcommands are selected from the microcommand block / memory in the register- 2 microcommands. The selected microinstruction is decrypted in the control and synchronization unit 3, which, via the control bus 4, controls the arithmetic unit 5 exchanging information with the storage device through the information buses 6. The address of the next selectable command is generated in the microcommand address register 7.

В конце выполнени арифметических и логических команд возбуждаетс импульс конца операций на шине 5 и в регистр 9 признака перехода передаетс информаци из младших разр дов регистра 2 микрокоманды. Информаци из регистра 9 признака перехода используетс при выполнении команд условного перехода.At the end of the execution of arithmetic and logical commands, the pulse of the end of operations on bus 5 is excited, and information from the lower bits of register 2 microcommands is transmitted to the transition indicator register 9. The information from register 9 of the transition flag is used when executing conditional branch instructions.

В процессоре имеетс набор команд условного перехода по содержимому регистров; одни и те же команды используютс в режимах фиксированной зап той, плавающей зап той , двойной точности и т. д. В конце выполнени всех арифметических и логических команд в регистр 9 заноситс информаци , определ юща в каком из режимов должна вынолн тьс команда условного перехода, следующа за данной командой или черезIn the processor, there is a set of conditional jump instructions for the contents of the registers; the same commands are used in fixed-point, floating-point, double-precision modes, etc. At the end of the execution of all arithmetic and logical commands, information is entered in register 9, which determines in which mode the conditional branch command should be executed, following this command or through

несколько команд, не вли ющих на регистр 9.several commands that do not affect the register 9.