SU333705A1 - RESERVED LOGICAL ELEMENT - Google Patents
RESERVED LOGICAL ELEMENTInfo
- Publication number
- SU333705A1 SU333705A1 SU1310940A SU1310940A SU333705A1 SU 333705 A1 SU333705 A1 SU 333705A1 SU 1310940 A SU1310940 A SU 1310940A SU 1310940 A SU1310940 A SU 1310940A SU 333705 A1 SU333705 A1 SU 333705A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- resistors
- logical element
- transistors
- reserved logical
- Prior art date
Links
- 230000000903 blocking Effects 0.000 description 1
- 230000000875 corresponding Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 235000015108 pies Nutrition 0.000 description 1
Description
Изобретение относитс к области вычислителыной техники и автоматики.The invention relates to the field of computing technology and automation.
Известен резервированный логический элемент дл схем резисторно-транзисторной логики с двухпроводными св з ми, содержащий две группы из двух -последовательно соединенных транзисторов и резисторы, который остаетс работоюпособным при любом внезапном отказе любого .компонента: обрыве одного из резисторов, обрыве диода или любого вывода транзистора, коротком замыкании диода ил.и коротком замыкании между любыми выводами транзистора.A redundant logic element for two-wire resistor-transistor logic circuits is known, containing two groups of two-series-connected transistors and resistors, which remain operational at any sudden failure of any component: the break of one of the resistors, the break of the diode, or any transistor output , short circuit diode or short circuit between any of the transistor leads.
Предлол 1енный элемент от известного отличаетс тем, что в нем базы транзисторов попарно из разных групп через резисторы подключены ко входам элемента, которые через резисторы подсоединены к каждой из двух ШИ1Н коллекторного питани , а базы транзисторов каждой груапы через резисторы соединены с каждой из двух шин источника смещени .The predol element differs from the known one in that in it the bases of transistors in pairs from different groups through resistors are connected to the inputs of the element, which are connected to each of the two W1N collector power through resistors, and the bases of the transistors of each group are connected displacement.
Это позвол ет повысить надежность работы элемента и его контролеспособность.This allows to increase the reliability of the element and its accountability.
На фиг. 1 приведена принципиальна схема предложенного элемента; «а ф,иг. 2 изображен резервировапный элемент «ИЛИ-НЕ дл двух входов; на фиг. 3 - резервированный элемент «НЕ-И.FIG. 1 is a schematic diagram of the proposed element; “A f, ig. 2 shows the reservation element “OR NOT for two inputs; in fig. 3 - reserved element "NOT-AND.
ленными коллекторами, коллекторные выводы 5, 6 вл ютс выходами элемента. Резисторы 7-10 выполн ют функцию коллекторной нагрузки предыдущего элемента, работающего на данный. Резисторы 11-14 используютс дл св зи с предыдущим элементом с помощью входов 15-16.These collectors, collector leads 5, 6 are element outlets. Resistors 7-10 perform the function of the collector load of the previous element operating on this one. Resistors 11-14 are used to communicate with the previous element using inputs 15-16.
Резисторы 17-20 служат дл передачи запирающего тока от источника смещени .Resistors 17-20 serve to transfer the blocking current from the bias source.
С помощью выводов 21, 22 элемент подключаетс к источнику положительного напр жени коллекторного пита«и , с помощью выводов 23, 24 - к источнику отрицательного напр жени смещени , с помощью выводов 25, 26 - к земл ной шине.With the help of pins 21, 22 the element is connected to the source of positive voltage of the collector pit and, with the help of pins 23, 24 to the source of negative bias voltage, with the help of pins 25, 26 to the ground bus.
Принима за «1 наличие высокого положительного потенциала (на входе, выходе) элемента , а за «О - наличие низкого положительного потенциала (близкого к потенциалу «земли), работу элемента можно описать с помощью таблицы 1.We take for “1 the presence of a high positive potential (at the input, output) of the element, and for“ O - the presence of a low positive potential (close to the potential “of the earth)”, the operation of the element can be described using table 1.
Т; 6 л и ц а 1T; 6 l and c a 1
Состо ни входовInput status
Состо ни выходовState of exit
2525
Из таблицы следует, что элемент вытолн ет функцию «НЕ и исправл ет входные шибки, про вл ющиес в виде ложной «1 на юбом из входов. Это позвол ет включить в критерий работоспособности элемента в логических схемах, построенных на основе предлагаемого элемента, возможность по влени на одном (любом) из двух выходов элемента ложной «1, если на обоих выходах должен быть «О, так как така ошибка будет исправлена в каждом из последующих аналогичных элементов.It follows from the table that the element performs the function "NOT and corrects the input errors that appear as false" 1 on any of the inputs. This allows you to include in the performance criterion of an element in logic circuits built on the basis of the proposed element, the possibility of occurrence on one (any) of the two outputs of the false element “1 if both outputs should have“ O, since such an error will be corrected in each of the following similar elements.
Элемент остаетс работоспособным в соответствии с прин тым критерием при любых единичных отказах своих компонентов, так как состо ни выхода «1, О вл ютс допустимыми .The element remains operable in accordance with the accepted criterion for any single failures of its components, since the output states "1, O are valid.
Изменени режима работы элемента лри отказах учитываютс при расчете элемента и включают1с в критерий работоспособности.Changes in the mode of operation of an element for failure are taken into account when calculating the element and include 1c in the performance criterion.
Контроль работоспособности компонентов осуществл етс следующим образом.The performance monitoring of the components is carried out as follows.
Устанавливаетс определенна последоваельность рейимов- проверок, например как в та%ййце2.Напр сени коллекторного питани на выводах 21,22 и смещени на выводах 23, 24 выбираютс равными номинальному, а напр жение смещени на входах 15, 16 выбираетс из расчета обеспечени открыти соответствующих транзисторов, независимо от состо ни (ВХОДОВ.A certain sequence of testing checks is established, for example, as in that% yy2. , regardless of the state (INPUTS.
Т 3 б л Ji ц а 2T 3 b l Ji c a 2
i + - -Ь 3 4i + - -Ь 3 4
Пропуск в таблице означает, что на соответствующий вывод никакого потенциала не подаетс .A pass in the table means that no potential is applied to the corresponding output.
При вьгполнении последовательности проверок в соответствии с табли;цей 2 отказ любого компонента может быть обнаружен по иска-жению правильного состо ни выхода в одной (или. нескольких) из проверок.When performing a sequence of checks in accordance with Table 2, the failure of any component can be detected by distorting the correct exit state in one (or several) of the checks.
Анализ показывает, что отказ любого компонента в предлагаемом эле.менте «PIE обнаруживаетс ;в одной из проверок, которые осуществл лись без помощи дополнительных вьгводов от внутренних компонентов.The analysis shows that the failure of any component in the proposed PIE is detected; in one of the checks that were carried out without the help of additional inputs from the internal components.
Резервированный элемент «ИЛИ-НЕ дл двух входов, приведенный .на фиг. 2, состоит из элемента «НЕ -и дополнительных входов, при этом функци «ИЛИ реализуетс на резисторах , а отрицание выполн етс инвертором.The redundant OR-NOT element for two inputs, shown in FIG. 2, consists of the element NOT of - and additional inputs, the function OR is realized on resistors, and the negation is performed by the inverter.
Элемент «ИЛИ-НЕ на два входа исправл ет входные ощибки тила ложной «1 на любо .м из входов, остаетс работоспособным при любых единичных отказах своих компонентов. Контроль работоспособности эле.ментаThe element "OR NOT for two inputs corrects input errors of false false" 1 on any of the inputs, remains operable for any single failures of its components. Element Management
«ИЛИ-НЕ (фиг. 2) осуществл етс аналогично контролю элемента «НЕ, при этом второй вход провер етс также в двух состо ни х «О, О и «1, 1.The "OR-NOT (Fig. 2) is carried out similarly to the control of the element" NOT, while the second input is also checked in two states "O, O and" 1, 1.
Резервированный элемент «НЕ-И дл Reserved element "NOT-DL
входов приведен на фиг. 3 и состоит из элементов «НЕ с объединенными коллектора-ми, работающими на общую коллекторную нагрузку .The inputs are shown in FIG. 3 and consists of the elements “NOT with combined reservoirs, working for the total collector load.
Каждый из эле.ментов «НЕ обладает свойством Иопразл ть собственные входные ощибки типа слож}1ых «1 в соответствии с таблицей 1, а отказ любого компонента в каждом из элементов «НЕ )1ро вл етс на выходе всего элемента «НЕ-И в соответствии с таблицей 2.Each of the elements does NOT have the Ioprazl property of own intrinsic errors of the 1st} 1 type in accordance with Table 1, and the failure of any component in each of the elements "NOT) 1PO is at the output of the whole element NOT-AND according with table 2.
При проверке всего ЛЭ «НЕ-И дл входов 3 соответствии с таблицей 2, подава одинаковые входные сигналы на все входы («1, 1 или «О, О), можно обнаружить отказы любогоWhen testing the entire LE “NOT-AND for inputs 3 according to Table 2, by supplying the same input signals to all the inputs (“ 1, 1 or “O, O), it is possible to detect any failures
компонента каждого из эле-ментов «НЕ, составл ющих весь элемент «НЕ-И.component of each of the elements "NOT, constituting the entire element" NOT-AND.
Предмет изобретени Subject invention
Резервированный логический элемент дл с.хем резисторно-транзисторйой логики с двухпроводными св з ми, содержащий две группы из двух последовательно соединенных транзисторов и резисторы, отличающийс тем, что, с целью (Повышени надежности работы и контролеспособности элемента, в нем базы транзисторов попарно из разных груан через резисторы подключены ко входа.м элемента, которые через резисторы .подсоединены к каждой из двух шин коллекторного питани , а базы транзисторов каждой группы через резисторы соединены с каждой из двух шин источника смещени .A redundant logic element for resistor-transistor logic with two-wire connections, containing two groups of two series-connected transistors and resistors, characterized in that, with the aim of (Improving the reliability of operation and controllability of the element, there are transistors in pairs from different groun through resistors are connected to the input m of the element, which are connected to each of the two buses of the collector power through resistors, and the bases of the transistors of each group are connected to each of the two buses through resistors source bias.
sVi 1%sVi 1%
)i l-: -сгэ- Н- 1 1 ) i l-: -sgee- H- 1 1
,,
1 11, фуг.з1 11, fug.z
Publications (1)
Publication Number | Publication Date |
---|---|
SU333705A1 true SU333705A1 (en) |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100547913C (en) | Fault secure differential receiver circuit and method thereof | |
US4730121A (en) | Power controller for circuits with battery backup | |
US4805063A (en) | Fault detector for detecting faults in a DC capacitor circuit | |
US20200028219A1 (en) | Fault-tolerant electronic battery sensing | |
JP6477593B2 (en) | Battery pack monitoring system | |
JP6740698B2 (en) | Voltage detector and assembled battery monitoring system | |
US7719255B2 (en) | Safe input circuit with one-channel peripheral connection for the input of a bus participant | |
US20210208201A1 (en) | Battery monitoring device | |
US4709172A (en) | Input-voltage detector circuit for CMOS integrated circuit | |
RU2331105C1 (en) | Universal bridge inverting adder | |
CN104881544A (en) | Multi-data triple modular redundancy judgment module based on FPGA (Field Programmable Gate Array) | |
US3937936A (en) | Equipment self-repair by adaptive multifunction modules | |
SU333705A1 (en) | RESERVED LOGICAL ELEMENT | |
US4215340A (en) | Process for the automatic signalling of faults of a static automatic module and a module for realizing the process | |
EP3812784A1 (en) | Systems and methods involving measurement of battery cells | |
JPS6260851B2 (en) | ||
US4460837A (en) | Fault tolerant analog selector circuit | |
US5793126A (en) | Power control chip with circuitry that isolates switching elements and bond wires for testing | |
US7683591B2 (en) | Semiconductor device with voltage variation detector | |
JP2021092532A5 (en) | ||
EP0190427B1 (en) | Random logic error detecting system for differential logic networks | |
JPH04157372A (en) | Window type voltage comparator circuit | |
SU1182501A1 (en) | Pulsed redundant voltage stabilizer | |
JPH0862270A (en) | Capacitor-fault detecting circuit | |
US20240230727A9 (en) | Detector circuit |