SU285371A1

SU285371A1 - CONVERTER MOVEMENT - CODE

Info

Publication number: SU285371A1
Application number: SU1222005A
Authority: SU
Original assignee: М. Н. Бергельсон, В. Школин , Ю. А. Богданов

Description

Изобретение относитс к области вычислительной техники и предназначено дл использовани в системах преобразовани перемещени в цифровой код.The invention relates to the field of computing and is intended for use in systems converting movement into a digital code.

Известны преобразователи перемещени - код, они содержат кодирующий элемент с нанесенным на него двоичным кодом и контрольными разр дами, головки считывани пр мого и обратного кода и сумматоры по модулю «2, выходы которых соединены со входом декодирующего устройства. Однако эти преобразователи не обеспечивают достаточной надежности работы из-за большого количества контрольных разр дов и объема декодирующей аппаратуры.Displacement transducers — a code — are known, they contain a coding element with a binary code printed on it and test bits, read and return code heads and modulo-2 adders whose outputs are connected to the input of a decoding device. However, these converters do not provide sufficient reliability of operation due to the large number of test bits and the volume of decoding equipment.

Отличием описываемого устройства вл етс то, что оно содержит дополнительные головки считывани обратного кода контрольных разр дов, сдвинутые относительно основных на нечетное число длин элементарных участков, занимаемых старшим информационным разр дом. Выходы этих головок соединены со входами сумматоров по модулю «2 непосредственно и через инверторы соответственно при нечетном и четном числах информационных разр дов, используемых дл образовани контрольных разр дов. Это обеспечивает повыщение надежности работы преобразовател .The difference of the described device is that it contains additional reading heads of the inverse code of the check bits shifted relative to the main ones by an odd number of lengths of the elementary sections occupied by the senior data bit. The outputs of these heads are connected to the inputs of modulo-2 adders directly and through inverters, respectively, with odd and even numbers of information bits used to form the check bits. This provides increased reliability of the converter.

На фиг. 1 показана блок-схема предлагаемого преобразовател перемещение - код; на фиг. 2 -- схема установки головок считывани информационных и контрольных разр дов пр мого и обратного кодов.FIG. 1 shows the block diagram of the proposed displacement transducer — a code; in fig. 2 is a schematic of the installation of read heads for the information and check bits of the forward and reverse codes.

Преобразователь состоит из кодирующего элемента 1, головок считывани информационных разр дов пр мого 2 и обратного 3 кодов , контрольных разр дов пр мого 4 и обратного 5 кодов, инверторов 6, сумматоров 7 по модулю «2 одноименных информационных разр дов дл пр мого и обратного кодов, сумматоров 8 по модулю «2 одноименных контрольных разр дов дл пр мого и обратного кодов и декодирующего устройства 9. Головки считывани 2 и 5 сдвинуты одна относительно другой на нечетное число длин элементарных участков соответствующего информационного разр да, а головки 4 и 5 - на нечетное число длин элементарных участков старшего информационного разр да.The converter consists of coding element 1, read heads for information bits of forward 2 and inverse 3 codes, control bits of forward 4 and inverse 5 codes, inverters 6, adders 7 modulo 2 of the same information bits for forward and reverse codes adders 8 modulo 2 of the same name check bits for forward and reverse codes and decoder 9. Read heads 2 and 5 are shifted relative to each other by an odd number of elementary lengths of the corresponding information p sp yes, and the head 4 and 5 - to an odd number of elementary lengths of portions of information older discharge.

При поступлении сигнала считывани с устройства , исключающего неоднозначность, на головки 2, 3, 4, 5 происходит суммирование по модулю «2 сумматорами 7 и 5 на выходе каждой головки в одноименных разр дах.When a read signal from an ambiguity-free device arrives at the heads 2, 3, 4, 5, the modulo 2 module is accumulated by adders 7 and 5 at the output of each head in the same-named bits.

ного считанных кодов, соотношени между которыми известны.read codes whose ratios are known.

Вес вектора ошибки определ етс чйсЛой «О при суммировании информационных и контрольных разр дов, в образовании которых участвует нечетное число информационных разр дов, и числом «1 при суммировании контрольных разр дов, в образовании которых участвует четное число информационных разр дов.The weight of the error vector is determined by the “On when information and check bits, in the formation of which an odd number of information bits are involved, and on the number“ 1 on the summation of check bits, in the formation of which an even number of data bits are involved.

Дл приведени вектора ошибки к одному виду (к «О) выход головки 5, предназначенной дл обратного кода контрольного разр да , в образовании которого принимало участие четное число информационных разр дов, соединен со входом инвертора 6. G выхода последнего считываетс значение контрольного разр да обратного кода.To reduce the error vector to one type (to "O), the output of the head 5, intended for the return code of the check bit, in the formation of which an even number of information bits was involved, is connected to the input of the inverter 6. G output of the latter is read code.

Нулевой вектор ошибки образуетс , если искажени произойдут в неодноименных разр дах . Если вес вектора ошибки не превышает величины определенной корректирующей способности кода, то можно перейти к исправлению ошибок за счет использовани считанного корректируюшего кода. Причем наличие места ошибки в векторе ошибок позвол ет уменьшить избыточность в числе контрольных разр дов кода.A zero error vector is generated if distortions occur in non-named bits. If the weight of the error vector does not exceed the value of a specific correction capacity of the code, then you can proceed to the correction of errors by using the read correction code. Moreover, the presence of an error location in the error vector makes it possible to reduce redundancy in the number of check bits of the code.

Дл исправлени , одиночных ошибок достаточно иметь йоД с контролем по четности, который обычно позвол ет только обнаружить ошибки нечетной кратности. Если вес ошибки оказываетс нулевым (что возможно при возникновении ошибки одновременно в двух одноименных разр дах), то обнаружить ее можно по значению контрольного разр да.To correct single errors, it is sufficient to have parity control, which usually only allows detection of odd multiplicity errors. If the error weight is zero (which is possible when an error occurs simultaneously in two of the same name), then it can be detected by the value of the check bit.

Предмет изобретени Subject invention

Преобразователь перемещение - код, содержащий кодирующий элемент с нанесенным на него двоичным кодом и контрольными разр дами, головки считывани пр мого иThe displacement transducer is a code containing a coding element with a binary code printed on it and test bits, the readout heads of the direct and

обратного кода и сумматоры по модулю «2, выходы которых соединены со входом декодирующего устройства, отличающийс тем, что, с целью повышени надежности работы, он содержит дополнительные головки считывани обратного кода контрольных разр дов, сдвинутые относительно основных на нечетное число длин элементарных участков, занимаемых старшим информационным разр дом, причем выходы этих головок соединены со входами сумматоров по модулю «2 непосредственно и через инверторы соответственно при нечетном и четном числах информационных разр дов, используемых дл образовани контрольных разр дов.return code and modulo-2 adders, the outputs of which are connected to the input of a decoder, characterized in that, in order to increase reliability, it contains additional read-code heads for the reverse code of control bits shifted relative to the main ones by an odd number of elementary sections senior information bit, and the outputs of these heads are connected to the inputs of adders mod 2 directly and through inverters, respectively, with odd and even numbers of information bits rows used for forming the control bits.

и шand w

f 2 З tf 2 h t

Ю 11 12 13 /« /5 ОYu 11 12 13 / “/ 5 О

ZZZz

w/m/////m.w / m ///// m.

V77/V77 /

ЛL