SU193163A1

SU193163A1 -

Info

Publication number: SU193163A1
Application number: SU1053381A
Authority: SU

Description

Известные датчики равноверо тных чисел, работающие но принцину нараллелыюго генерировани чисел в разр дах, содержат несколько источников случайных импульсов.The known sensors of equal numbers, which operate but are based on the principle of the parallel generation of numbers in bits, contain several sources of random pulses.

При иоследовательном заполнении регистра возрастает врем формиропаии числа.With successive filling of the register, the time of forming a number increases.

Описываемое устройство нозвол ет сохранить -быстродействие параллельных датчиков и делает устройство более простым.The described device allows to keep -speed parallel sensors and makes the device more simple.

Блок-схема датчика показана на чертеже. Датчик еодержит источник / случайно распределенных во времени импульсов, св занный с двоичным равноверо тностным элементом 2, выполненным на -триггере и вентил х.The block diagram of the sensor is shown in the drawing. The sensor has a source / randomly distributed pulses associated with a binary equal element 2 performed on the trigger and valves.

В устройстве предусмотрен блок генераторов 3 тактовых импульсов, состо щий из нескольких ждущих блокииг-генераторов и собирательных схем. Основным узлом датчика вл етс сдвигающий регистр 4 на заданное количество разр дов. В этом регистре триггер старщего разр да включен обособленно от остальных. На этот триггер записываетс перед съемом новый старщий случайный разр д. Остальные разр ды охвачены обратной св зьюThe device has a generator of 3 clock pulses, consisting of several waiting blocking generators and collecting circuits. The main sensor node is a shift register 4 for a predetermined number of bits. In this register, the high-priority trigger is enabled separately from the rest. This trigger is recorded before the removal of a new high-order random bit. The remaining bits are feedback.

между ВЫХ0710М и входом. При сдвнге вираво с потерей одного разр да цепь обратной св зи размыкаетс . Затем эта цепь замыкаетс , и случайные нмнульсы от источника / поступают на щину сдвига 5, чем обеспечиваетс «неремешивание остатка предыдун1его числа. Съем числа осуществл етс через внлкн 6 с регистра 4 по сигналу тактового генератора 3.between EXIT 0710M and the entrance. When the viravo is lost with a single bit loss, the feedback circuit is opened. This circuit is then closed, and random nmnulses from the source / are fed to the shear bar 5, thus ensuring that the remainder of the previous number is not mixed. The number is removed through vnkln 6 s register 4 by the signal of the clock generator 3.

Предмет н з о б р е т е н и Subject N o d e b e

Датчнк многоразр дных равномерно раснределенных случайных чисел, содержагинй источник случайных имнульсов, двоичный Datacn of multi-digit uniformly distributed random numbers, the content of the source of random impulses, binary

5 равноверо тностный блок, блок формировани тактовых импульсов н сдвнгаюи-1,нй регистр, огличающийс тем, что, с целью упрощени устройства , источник случайных импульсов через двоичиый равноверо тностный блок св зан со 5 an equiparacy block, a clock pulse shaping unit and an S-1 loop, ny register, stating that, in order to simplify the device, the source of random pulses is connected via a binary equipotential block

0 входом сдвигаюн,его регистра, которого без старшего разр да охвачена цеп1,ю обратной св зи, а щнна сдвига нодключена к выходу генератора тактовых имнульсов и к источ1П ку случайных ИМПУЛЬСОВ двоичного блока.0 is the input of the shift, its register, which without the most significant bit is captured by the c1, feedback, and the shift is connected to the output of the clock generator and to the source of random PULSES of the binary block.