SU1757045A1 - Устройство дл управлени силовыми ключами плеча инвертора - Google Patents

Abstract

Сущность изобретени : устройство содержит формирователи сигнала управлени  1 и блокировки 2, одновибраторы 5 и 9 с возбуждением по переднему фронту, четыре боковых ключа 8, 10-12, три источника тока 13, 15 и 16, зависимый источник тока 14, усилители 17 и 18, компараторы 19 и 20 и логические элементы 3.4,6,7 и 22-24. 2 ил.

Description

Фиг. 1

Изобретение относитс  к преобразовательной технике, в частности к устройствам управлени  транзисторов силовых ключей инверторов напр жени .

Известно инвертирующее устройство, преобразующее посто нное напр жение в переменное, содержащее последовательно соединенные силовые транзисторные ключи , к средней точке соединени  которых подключен вывод нагрузки и дв.а элемента токового управлени  транзисторных ключей . При очередном переключении ключей по задаваемому внешним источником возбуждени  закону управлени  выходное знакопеременное напр жение поступает в нагрузку. В зависимости от сигналов управлени  соответствующие токовые Элементы вырабатывают импульсы токов управлени  транзисторных ключей, измен   их частоту переключени  и относительную длительность замкнутого состо ни . Однако при воздействии различных возмущений, например помех, возможно состо ние ключей, когда они одновременно замкнуты, что приводит к по влению сквозного сверхтока и аварии инверторного устройства.

Наиболее близким по технической сущности к изобретению  вл етс  преобразователь или плечо инвертора, содержащее последовательно соединенные силовые транзисторные ключи, шунтированные обратными диодами, подключенные соответственно к плюсу и минусу источника посто нного напр жени , к средней точке соединени  ключей подключен вывод нагрузки , два блока управлени  транзисторами соответствующих силовых ключей и источник внешнего возбуждени  (модул тор ) с гальванической разв зкой.

Измен   частоту или длительность провод щего состо ни  ключей, осуществл ют преобразование посто нного напр жени  в модулированное переменное , а также его регулирование по различным параметрам. Однако при ложном срабатывании, в замкнутом состо нии могут находитьс  оба силовых ключа, что приводит к аварийному режиму сквозного сверхтока. Кроме того, при неоптимальной амплитуде и форме импульсов тока управлени  транзисторами, вырабатываемых соответствующими блоками управлени , возможна их работа в актив- ном режиме, т.е. выход какого-либо транзистора из состо ни  насыщени . В результате резко возрастают потери в силовом ключе и рассеиваема  на нем мощность, что приводит к тепловому пробою полупроводниковой структуры, потере управл емости и возникновению сверхтока.

Целью изобретени   вл етс  оптимальное управление силовыми ключами плеча инвертора, например мостового, при его работе с резонансной или нелинейной нагрузкой , а также в режиме трехпозиционной широтно-импульсной модул ции (ШИМ), формирование пропорциональной силовому току формы импульсов тока управлени  каждым силовым ключом, синхронного запрета (блокировки) на работу очередного силового ключа плеча в противотактные моменты времени цикла модул ции, мгновенной защите каждого силового ключа от вхождени  в активный (усилительный) режим во врем  замкнутого состо ни  и их самозащите от сверхтоков в аварийных режимах .

Поставленна  цель достигаетс  тем, что устройство управлени  силовыми ключами

плеча инвертора, состо щего из последовательно соединённых силовых ключей, например на транзисторах, шунтированных обратными диодами, снабженных датчиками мгновенного тока, каждый включенным

в эмиттерную цепь транзистора соответствующего силового ключа, а к средней точке Соединени  силовых ключей подключен вывод нагрузки, содержащее источник внешнего возбуждени , например, модул тор с

пр мым и инверсным выходами и два идентичных блока управлени , при этом каждый из блоков управлени  выполнен из двух формирователей сигналов управлени  и блокировки (запрета) с гальванической разв зкой , например на основе транзисторных оптопар, первого элемента И-НЕ, логического инвертора, первого одновибратора с возбуждением по переднему фронту, элементов ИЛИ-НЕ и ИЛИ, первого токового

ключа, управл емого логическим сигналом, второго одновибратора с возбуждением по переднему фронту второго, третьего и четвертого токовых ключей, управл емых логическими сигналами,первого источника тока,

зависимого источника тока, управл емого в функции силового тока соответствующего силового ключа сигналом рассогласовани  с выхода суммирующего усилител , второго, третьего источников тока, линейных усилителей напр жени  и тока с ограничением сигналов по входу и выходу, первого компаратора с симметричным гистерезисом и логическим стробированием, второго компаратора с симметричным гистерезисом , источником посто нного напр жени  смещени  и формировани  сигнала логической единицы, элемента И. второго, третьего элементов И-НЕ, причем вход формировател  управл ющего сигнала со

ответствующего блока управлени  образует

его первый вход, вход формировател  сигнала блокировки (запрета) соответствующего блока управлени  образует его второй вход, а выход элемента ИЛИ-НЕ соответствующего блока управлени  - его первый выход, при этом пр мой выход модул тора соединен с первым входом первого блока управлени  , а инверсный выход - с первым входом второго блока управлени , первый выход первого блока управлени  соединен с вторым входом второго блока управлени , а первый выход второго - с вторым входом первого, а в каждом из блоков управлени  выходы формирователей сигналов управлени  и блокировки соответ- ственно соединены с первым и вторым входами первого элемента И-НЕ, а его выход- с входом логического инвертора, с входом первого одновибратора, с вторыми входами элементов ИЛ И-НЕ, ИЛИ и с логическим управл ющим входом первого токового ключа, выход логического инвертора соединен с входом второго одновибратора и с логическим управл ющим входом второго токового ключа, выход первого одновибра- тора соединен с логическим управл ющим входом третьего токового ключа, выход второго компаратора соединен с логическим управл ющим входом четвертого токового ключа и с первым входом элемента ИЛИ, первые выводы всех четырех токовых ключей объединены вместе и соединены с базовымвыводомтранзистора соответствующего силового ключа, плюсовой вывод первого источника тока соединен с минусовым выводом зависимого источника тока, с плюсовым выводом второго источника тока и с минусовым выводом третьего источника тока, а также с эмиттерным выводом транзистора соответствующего силово- го ключа, минусовой вывод первого источника тока соединен с вторым выводом первого токового ключа, плюсовой вывод зависимого источника тока соединен с вторым выводом второго токового ключа, мину- совой вывод второго источника тока соединен с вторым выводом третьего токового ключа, а плюсовой вывод третьего источника тока - с вторым выводом четвертого токового ключа, коллекторный вывод тран- зистора соответствующего силового ключа соединен с входом линейного усилител  напр жени , информационный выход датчика мгновенного тока соответствующего силового ключа соединен с входом линейного усилител  Toka, выход усилител  напр жени  соединен с инверсным входом первого компаратора, а выход усилител  тока - с инверсным входом второго компаратора и с инверсным входом суммирующего усилител  рассогласовани  зависимого источника тока, первый выход источника посто нного напр жени  смещени  соединен с неинвертирующим входом первого, второго компараторов и суммирующего усилител  рассогласовани , выход элемента ИЛИ соединен с стробирующим логическим входом первого компаратора, выходы обоих компараторов соединены соответственно с первым и вторым входами элемента И, а его выход - с перывым входом второго элемента И-НЕ, выход третьего элемента И-НЕ соединен с вторым входом второго элемента И-НЕ и с третьим входом первого элемента И-НЕ, выход второго элемента И-НЕ соединен с первыми входами третьего элемента И-НЕ и элемента ИЛИ-НЕ. второй вход третьего элемента И-НЕ соединен с вторым выходом источника формировани  сигнала логической единицы.

На фиг. 1 представлена структурна  схема устройства управлени  силовыми ключами плеча инвертора; на фиг. 2 - диаграммы работы устройства при различных режимах и типах нагрузок.

Устройство управлени  силовыми ключами плеча инвертора, выполненное по схеме фиг. 1, состо щего из последовательно соединенных силовых ключей S1, S2, например на транзисторах Т1, Т2, шунтированных встроенными обратными диодами, снабженных датчиками мгновенного тока ДТ1, ДТ2, каждый включенным в эмиттерную цепь транзистора соответствующего силового ключа, а к средней точке соединени  силовых ключей S1, S2 подключен вывод нагрузки Z, содержащее источник внешнего возбуждени  G, например модул тор МОД с пр мым Q и инверсным выходами и два идентичных блока управлени  А1, А2, каждый из которых выполнен из двух формирователей сигналов управлени  и блокировки 1 и 2 с гальванической разв зкой, первого элемента И-НЕ 3, логического инвертора 4. первого одновибратора 5, элементов ИЛИ- НЕ 6 и ИЛИ 7, первого токового ключа 8, второго одновибратора 9, второго-четверто- го токовых ключей 10-12 первого источника 13 тока, зависимого источника 14, второго 15 и третьего 16 источников тока, линейных усилителей напр жени  17 и тока 18, первого 19 и второго 20 компараторов, источника 21 посто нного напр жени  смещени  и формировани  сигнала логической единицы , элемента И 22, второго 23, третьего 24 элементов И-НЕ, причем вход формировател  управл ющего сигнала 1 соответствующего блока управлени  А1 или А2 образует его первый вход, вход формировател  сигнала блокировки 2 соответствующего блока

управлени  А2 или А2 образует его второй вход, а выход элемента ИЛИ-НЕ б соответствующего блока управлени  А1 или А2-его первый выход, при этом пр мой выход v модул тора МОД соединен с первым вхо- дом первого блока управлени  А1, а инверсный выход v - с первым входом второго блока управлени  А2, первый выход первого блока А1 соединен с вторым входом второго блока управлени  А2, а первый выход второ- го - с вторым входом первого, а в каждом из блоков управлени  А1 или А2 выходы формирователей сигналов управлени  и блокировки 1 и 2 соответственно соединены с первым и вторым входами первого элемента И-НЕ 3, а его выход - с входом логического инвертора 4, входом первого одновибрато- ра 5, вторыми входами элементов ИЛИ-НЕ б, ИЛИ 7 и с логическим управл ющим входом первого токового ключа 8, выход логи- ческого инвертора 4 соединен с входом второго одновибратора 9 и логическим управл ющим входом второго токового ключа 10, выход первого одновибратора 5 соединен с логическим управл ющим входом третьего токового ключа 11, выход второго одновибратора 9 соединен с логическим управл ющим входом четвертого токового ключа 12 и первым входом элемента ИЛИ 7, первые выводы всех четырех токовых клю- чей 8 и 10-12 объединены вместе и соединены с базовым выводом транзистора Т1 или Т2 соответствующего силового ключа S1 или S2, плюсовой вывод первого источника 13 тока соединен с минусовым выводом за- висимого источника 14 тока, плюсовым выводом второго источника 15 тока и минусовым выводом третьего источника 16 тока, а также с эмиттерным выводом транзистора Т1 или Т2 соответствующего сило- во го ключа S1 или S2, минусовой Вывод первого источника 13 тока соединен с вторым выводом первого токового ключа 8, плюсовой вывод зависимого источника 14 тока соединен с втооым выводом второго токового ключа 10, минусовой вавод второго источника 15 тока соединен с вторым выводом третьего токового ключа 11, и плюсовой вывод третьего источника 16 тока - с вторым выводом четвертого токового ключа 12, коллекторный вывод транзистора Т1 или Т2 соответствующего силового ключа S1 или S2 соединен с входом линейного усилител  17 напр жени , информационный выход датчика мгновенного тока ДТ1 или ДТ2 со- ответствующего силового ключа S1 или S2 соединен с входом линейного усилител  18 тока, выход усилител  17 напр жени  соединен с инверсным входом первого компаратора 19, а выход усилител  18 тока - с инверсным входом второго компаратора 20 и инверсным входом суммирующего усилител  рассогласовани  зависимого источника 14 тока, первый выход источника 21 посто нного напр жени  смещени  соединен с неинвертирующими входами первого 19 и второго 20 компараторов и суммирующего усилител  рассогласовани  источника 14, выход элемента ИЛИ 7 соединен со стро- бирующим логическим входом S первого компаратора 19, выходы обоих компараторов 19 и 20 соединены соответственно с первым и вторым входами элемента И 22, а его выход - с первым входом второго элемента И-НЕ 23, выход третьего элемента И-НЕ 24 соединен с вторым входом второго элемента М-НЕ 23 и третьим входом первого элемента И-НЕ 3, выход второго элемента И-НЕ 23 соединен с первыми входами третьего элемента И-НЕ 23 и элемента ИЛИ-НЕ 6, второй вход третьего элемента И-НЕ 24 соединен с вторым выходом источника формировани  сигнала логической единицы 21.

Рассмотрим работу структурной схемы устройства управлени , представленной на фиг, 1.

Напр жение + U источника питани  через противотактно (попеременно) работающие силовые ключи S1, S2 подаетс  в нагрузку 2, в общем случае комплексную. т.е. активно-индуктивную, нелинейную или резонансную. В результате через нагрузку Z протекает знакопеременный ток силовых ключей S1, S2 и тем самым производитс  преобразование посто нной входной величины в выходную переменную. Измен   частоту или длительность провод щего состо ни  силовых ключей S1, S2, осуществл ют регулирование и стабилизацию выходного параметра (напр жени ) в нагрузке Z.

Дл  исключени  активного режима работы силовьГх ключей S1, S2, т.е. возможности выхода их из состо ни  насыщени  или одновременного нахождени  их в замкнутом состо нии (например, в результате воздействи  помех), обеспечивают синхронный запрет на их работу и принудительное форсированное запирание очередного силового ключа S1, S2 плеча инвертора в противотак- тные моменты времени цикла модул ции, т.е. состо ние силового ключа, например S1, наход щегос  в провод щем состо нии, принудительно запрещает (блокирует) работу другого силового ключа S2, и наоборот, при работе ключа S2 блокирован ключ S1 В аварийных режимах, независимо от управл ющих сигналов v и v, вырабатываемых модул тором МОД. блоками управлени  А1

и А2 мгновенно запрещаетс  (самоблокируетс ) работа силовых ключей S1 и S2 и осуществл етс  их принудительное форсированное запирание.

Рассмотрим работу отдельного блока управлени  А1 или идентичного ему блока А2, диаграммы работы которых представлены на фиг. 2. Известно, что оптимальна  форма импульса тока управлени  1В1 или 1в2 силовым транзисторным ключом S1 или S2 за врем  цикла модул ции состоит из четырех характерных участков с различной длительностью, где на каждом формируетс  свой ток с необходимой амплитудой и скоростью изменени . На первом участке фор- мируетс  ток форсированного включени  с амплитудой +1F и длительностью г, необходимой в основном дл  ускоренного пере- зар да распределенных паразитных емкостей монтажа, а также при работе пле- ча инвертора на нелинейную или резонансную нагрузку, особенно в режимах прерывистых токов. На втором участке формируетс  пропорциональный силовому току соответствующего ключа S1 или S2 ток уп- равлени  +1, на третьем участке - форсированный запирающий ток с амплитудой -1F и длительностью г , обеспечивающий эффективное рассасывание объемного зар да в коллекторных переходах структуры транзи- стора Т1 или Т2 и их быстрое выключение, на четвертом участке - ток с амплитудой -1, создающий отрицательное смещение по цепи управлени  транзистора Т1 или Т2, пи величине меньший тока включени , предот- вращающий вхождение транзистора Т1 или Т2 в инверсный режим и повышающий помехоустойчивость . При этом длительность моментов 4 орсировок должна быть т т мах tT1 выкл, т.е. превышать врем  вы- ключени  любого из транзисторов Т1 или Т2 при самом неблагопри тном режиме работы . Кроме того, дл  повышени  надежности работы плеча инвертора в моменты коммутации силовых ключей S1 или 52, модул то- ром МОД дополнительно формируетс  из измен ющихс  по частоте импульсов управлени  уаг С31безтокова  пауза с посто нной длительностью t , больша  или как минимум равна  длительности г +, т.е.т / т, однако намного меньша  длительности цикла модул ции.

Защита силового ключа, например S1, осуществл етс  следующим образом. Конт- роль за током через него ведетс  во врем  всего цикла модул ции, а за напр жением, т.е. контроль за вхождением в активный йли усилительный режим - только на врем 

стробировани , равное длительности его замкнутого состо ни ,

В исходном состо нии, когда нет сигнала управлени  на первом входе, например блока А1, т.е. состо нию v соответствует логическа  единица (фиг. 2), замкнут первый токовый ключ 8 и через цепь управлени  транзистора Т1 протекает ток отрицательного смещени  -I от первого источника тока 13 При по влении на первом входе блока AT управл ющего сигнала, т.е. состо нию v соответствует логический ноль, размыкаетс  ключ 8 и замыкаетс  четвертый токовый ключ 12, а через цепь управлени  транзистора Т1 начинает протекать форсирующий ток включени  +1F от третьего источника тока 16. В результате создаютс  благопри тные услови  дл  процесса включени  и быстрого вхождени  транзистора Т1 в состо ние насыщени . Затем, по истечении времени г определ емого параметрами транзистора Т1 на включение и формируемое вторым одновибратором 9, ключ 12 размыкаетс , а второй токовый ключ 10 замыкаетс , подключа  выход щий на режим слежени  за силовым током кл юча S1 зависимый источник 14 тока, управл емый усилителем рассогласований, суммирующим сигналы задани , поступающие с первого входа источника посто нного смещени  21 на его неинвертирующий вход, а с выхода линейного усилител  тока 18 - на инвертирующий вход.

После окончани  действи  сигнала управлени  v на первом входе блока А1, размыкаетс  ключ 10 и замыкаетс  третий токовый ключ 11. Через управл ющую цепь транзистора Т1 начинает протекать форсирующий ток запирани  отрицательной пол рности -IF от второго источника тока 15. По истечении времени f 7 определ емого параметрами транзистора Т1 на выключение и формируемое первым одновибратором 5, ключ 11 размыкаетс  и замыкаетс  первый токовый ключ 8. По цепи управлени  начинает протекать отрицательный ток смещений -I. Затем цикл работы повтор етс  аналогично.

Первый элемент И-ЙЕ 3 л огически объедин ет сигналы с выходов формирователей 1 и 2 и выхода третьего элемента И-НЕ 24, выполн   роль сборной  чейки. Сигнал с ее выхода своим передним фронтом возбуж- дает первый одновибратор 5, переключает первый токовый ключ 8, через элемент ИЛИ 7 формирует сигнал логического стробировани  S и через элемент И Л И-НЕ 6 сигнал запрета (блокировки), а также поступает на вход логического инвертора 4. Сигнал с его

выхода возбуждает своим передним фронтом второй одновибрзтор 9 и управл ет, т.е. переключает второй токовый ключ 10. Остальные токовые ключи переключаютс  сигналами , формируемыми одновибраторами, а именно одновибратор 5 переключает третий ключ 11, одновибратор 9 - четвертый ключ 12.

При возникновении аварийных режимов аналоговые сигналы v и I с выходов линейных усилителей напр жени  12 и тока 13 воздействует на компараторы с гистерезисом 19 и 20. при этом работа компаратора 19 разрешена только на врем  действи  логического сигнала стробировани  S, поступающего на компаратор 19 с выхода элемента ИЛИ 7, объедин ющего по своим входам сигналы форсированного включени  (с выхода второго одновибратора 9) и разрешени  работы (с выхода первого элемента И-НЕ 3). Объединенные на элементе И 22 логические сигналы компараторов 19 и 20 с его выхода поступают на вход триггера пам ти , выполненного на элементах И-НЕ 23 и 24, предварительно (в момент подачи напр жени  питани ) установленного в исходное состо ние сигналом логической единицы f1 с второго выхода источника 21. Сигнал аварии с триггера (ёыход второго элемента И-НЕ 23) поступает на первый вход элемента ИЛ И-НЕ 6, на выходе которого вырабатываетс  запрещающий (блокирующий ) логический сигнал, через первый выход блока А1 поступающий затем на второй вход блока А2. Одновременно с этим, с инверсного выхода триггера (выход третьего элемента И-НЕ 24) поступает сигнал на третий вход первого элемента И-НЕ 3, блокиру  собственно работу блока А1. В результате запускаетс  процесс принудительного форсированного запирани  транзистора Т1 с последующим поддержанием по его цепи управлени  посто нного отрицательного смещени .%

Величина напр жени  смещени  е с первого выхода источника 21 определ ет уровни задаваемых уставок срабатывани  защит по напр жению и току, реализованных на компараторах 19 и 20, а также величину задани  тока управлени  -И транзистора Т1, вырабатываемого зависимым источником 14 тока. Дл  исключени  дребезга при срабатывании компараторов 19 и 20, т е. по влени  на их выходах ложных импульсов, в каждый из них введен сим- метричный гистерезис с зоной, много меньшей величины соответствующих уставок защиты.

Формирователи управл ющего сигнала 1 и блокировки 2 с гальванической разв зкой , например на основе транзисторных оп- топар, в зависимости от сигналов, поступающих на их входы, вырабатывают логические сигналы длительностью и амплитудой в соответствии с входными, обеспечива  электрическую изол цию между блоками управлени  At, A2 и силовыми ключами S1, S2.

Ф о р м у л а и з о б р е т е н и  

0 Устройство дл  управлени  силовыми ключами плеча инвертора, состо щего из последовательно соединенных транзисторов , шунтированных обратными диодами и снабженных датчиками мгновенного тока,

5 включенными в эмиттерную цепь каждого транзистора, точка соединени  которых образует вывод нагрузки, содержащее источник внешнего возбуждени  с парафазными выходами, подключенными к перывым вхо0 дам двух идентичных блоков управлени , первыми выходами подключенных к управл ющим входам упом нутых транзисторов, отличающеес  тем, что, с целью формировани  оптимальной формы импуль5 сов тока управлени , пропорциональной силовому току транзисторов, обеспечени  запрета на одновременную работу силовых ключей плеча инвертора, мгновенной защиты каждого силового ключа от вхождени  в

0 активный режим во врем  замкнутого состо ни  и их самозащите от сверхтоков в аварийных режимах, каждый из упом нутых блоков управлени  выполнен содержащим формирователь сигнала управлени , форми5 рователь сигнала блокировки, элемент 2И, два элемента 2И-НЕ, элемент ЗИ-НЕ. элемент НЕ, элемент 2ИЛИ-НЕ, элемент 2ИЛИ, два одновибратора с возбуждением по переднему фронту, четыре токовых ключа, три

0 источника тока, зависимый источник тока, суммирующий усилитель рассогласовани  линейные усилители напр жени  и тока, первый компаратор с симметричным гистерезисом и стробированием, второй компа5 ратор с симметричным гистерезисом и источник посто нного напр жени  смещени  и формировани  сигнала логической единицы, причем вход формировател  сигнала управлени  подключен к первому BXQ0 ду блока управлени , второй вход которого образован входом формировател  сигнала блокировки, а второй выход - выходом элемента 2ИЛИ-НЕ, соединенным с вторым входом второго блока управлени , первый

5 выход которого соединен соответственно с вторым входом первого, выходы формирователей сигнала управлени  и блокировки соединены с первым и вторым входами элемента ЗИ-НЕ, выходом подключенного к объединенным входам элемента НЕ перпо

го одновибратора, вторым входам элементов 2ИЛИ-НЕ, 2ИЛИ и к логическому управл ющему входу первого токового ключа, выход элемента НЕ соединен с логическим управл ющим входом второго токового ключа и с входом второго одновибратора, выход которого соединен с логическим управл ющим входом четвертого токового ключа и с первым входом упом нутого элемента 2ИЛИ, выход которого соединен со стробирующим входом первого компаратора , а выход первого одновибратора соединен с логическим управл ющим входом третьего токового ключа, первые силовые выводы всех четырех токовых ключей объе- динены и образуют точкой соединени  первый выход блока управлени , вторые силовые выводы первого и третьего токовых ключей соединены с минусовыми выводами первого и второго источников тока, а вторые силовые выводы второго и четвертого Токовых ключей - с плюсовыми выводами зависимого и третьего источников тока соответственно, плюсовые выводы первого, второго и минусовые выводы третьегоw за- висимого источников тока обьединены между собой и подключены к эмиттеру соответствующего транзистора плеча инвертора, коллектор которого соединен с входом линейного усилител  напр жени , выходом соединенного с инвертирующим входом первого компаратора, информационный выход датчика мгновенного тока соответствующего транзистора соединен с входом линейного усилител  тока, выход которого соединен с инвертирующим входом суммирующего усилител  рассогласовани  и с инвертирующим входом второго компаратора, а выходы компараторов соединены с первым и вторым входами элемента 2И, выход которого подключен к первому входу первого элемента 2И-НЕ, второй вход которого соединен с третьим входом элемента ЗИ-НЕ и с выходом второго элемента 2И-НЕ, первым входом соединенного с первым входом элемента 2ИЛИ-НЕ и с выходом первого элемента 2И-НЕ, а вторым с первым выходом источника посто нного напр жени  смещени  и формировани  логической единицы , второй вход которого соединен с неинвертирующими входами компараторов и упом нутого усилител  рассогласовани .

фаг, 2

Claims (1)

1. Формула изобретения

   10 Устройство для управления силовыми ключами плеча инвертора, состоящего из последовательно соединенных транзисторов, шунтированных обратными диодами и снабженных датчиками мгновенного тока, 15 включенными в эмиттерную цепь каждого транзистора, точка соединения которых образует вывод нагрузки, содержащее источник внешнего возбуждения с парафазными выходами, подключенными к пёрывым вхо20 дам двух идентичных блоков управления, первыми выходами подключенных к управляющим входам упомянутых транзисторов, отличающееся тем, что. с целью формирования оптимальной формы импуль25 сов тока управления, пропорциональной силовому току транзисторов, обеспечения запрета на одновременную работу силовых ключей плеча инвертора, мгновенной защиты каждого силового ключа от вхождения в 30 активный режим во время замкнутого состояния и их самозащите от сверхтоков в аварийных режимах, каждый из упомянутых блоков управления выполнен содержащим формирователь сигнала управления, форми35 рователь сигнала блокировки, элемент 214, два элемента 2И-НЕ, элемент ЗИ-НЕ, элемент НЕ, элемент 2ИЛИ-НЕ, элемент 2ИЛИ, два одновибратора с возбуждением по переднему фронту, четыре токовых ключа, три 40 источника тока, зависимый источник тока, суммирующий усилитель рассогласования, линейные усилители напряжения и тока, первый компаратор с симметричным гистерезисом и стробированием, второй компа45 patop с симметричным гистерезисом и источник постоянного напряжения смещения и формирования сигнала логической единицы, причем вход формирователя сигнала управления подключен к первому вхо50 ду блока управления, второй вход которого образован входом формирователя сигнала блокировки, а второй выход - выходом элемента 2ИЛИ-НЕ, соединенным с вторым входом второго блока управления, первый 55 выход которого соединен соответственно с вторым входом первого, выходы формирователей сигнала управления и блокировки соединены с первым и вторым входами элемента ЗИ-НЕ, выходом подключенного к __ объединенным входам элемента НЕ. перво

   13 1757045 14 го одновибратора, вторым входам элементов 2ИЛИ-НЕ, 2ИЛИ и к логическому управляющему входу первого токового ключа, выход элемента НЕ соединен с логическим управляющим входом второго токового 5 ключа и с входом второго одновибратора, выход которого соединен с логическим управляющим входом четвертого токового ключа и с первым входом упомянутого элемента 2ИЛЙ, выход которого соединен со 10 стробирующим входом первого компаратора, а выход первого одновибратора соединен с логическим управляющим входом третьего токового ключа, первые силовые выводы всех четырех токовых ключей объе- 15 динены и образуют точкой соединения первый выход блока управления, вторые силовые выводы первого и Третьего токовых ключей соединены с минусовыми выводами первого и второго источников тока, а вторые 20 силовые выводы второго и четвертого Токовых ключей - с плюсовыми выводами зависимого и третьего источников тока Соответственно, плюсовые выводы первого, второго и минусовые выводы третьего и· за- 25 висимого источников тока объединены меж ду собой и подключены к эмиттеру соответствующего транзистора плеча инвертора, коллектор которого соединен с входом линейного усилителя напряжения, выходом соединенного с инвертирующим входом первого компаратора, информационный выход датчика мгновенного тока соответствующего транзистора соединен с входом линейного усилителя тока, выход которого соединен с инвертирующим входом суммирующего усилителя рассогласования и с инвертирующим входом второго компаратора, а выходы компараторов соединены с первым и вторым входами элемента 2И. выход которого подключен к первому входу первого элемента 2И-НЕ, второй вход которого соединен с третьим входом элемента ЗИ-НЕ и с выходом второго элемента 2И-НЕ, первым входом соединенного с первым входом элемента 2ИЛИ-НЕ и с выходом первого элемента 214-НЕ. а вторым с первым выходом источника постоянного напряжения смещения и формирования логической единицы, второй вход которого соединен с неинвертирующими входами компараторов й упомянутого усилителя рассогласования.