SU1750039A1 - Лини задержки - Google Patents
Лини задержки Download PDFInfo
- Publication number
- SU1750039A1 SU1750039A1 SU904886880A SU4886880A SU1750039A1 SU 1750039 A1 SU1750039 A1 SU 1750039A1 SU 904886880 A SU904886880 A SU 904886880A SU 4886880 A SU4886880 A SU 4886880A SU 1750039 A1 SU1750039 A1 SU 1750039A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- transistor
- diode
- inverter
- Prior art date
Links
Landscapes
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Abstract
Изобретение относитс к микроэлектронике и вычислительной технике, а именно к схемам линий задержки (ЛЗ), широко примен емым дл обеспечени синхронизации между электронными системами различно fljp 1 тдГшинл опорном ° напр жени о Шина олдрм&о напр жени го назначени . Цель изобретени - повышение надежности схемы и точности величины задержки. Дл этого в схему ЛЗ, содержащую вход, врем задаюЩий конденсатор (ВК), п чеек задержки (ЯЗ), кажда из которых содержит выходной инвертор, введены в каждую из ЯЗ: элемент 2 ИЛ И-НЕ. первый и второй элементы 2И, первый и второй переключатели тока, шина опорного напр жени , входна цепь двойного инвертора с первым -четвертым выходами, элемент НЕ, первый - шестой транзисторы, первый - п тый диоды, первый и второй резисторы. Подключение элементов ЯЗ и ВК позвол ет коммутировать ВК к каждой ЯЗ в соответствующий момент бремени. 2 ил. Stood fj ъшинаоаор мак ма/уин нал Фиг Ь /аю опорного ма /алемц
Description
Изобретение относитс к микроэлектронике и вычислительной технике, а именно к схемам линий задержки, широко примен емым дл обеспечени синхронизации между электронными системами различного назначени . 4-
Целью изобретени вл етс повышение надежности и точности величины задержки .
На фиг. 1 представлена схема предлагаемой линии задержки; на фиг. 2 - эпюры напр жений, по сн ющие ее работу,
Лини задержки включает в себ п последовательно соединенных чеек задержки: выход чейки 1 соединен с входом чейки 2, выход которой соединен с входом чейки (п-1), выход чейки (п-1) соединен с входом чейки п. Вход чейки 1 образует вход линии 3 задержки. Выходы чеек 1, 2 (n-1). n задержки образуют соответствующие выхода 4-7 линии задержки. Ячейка 1 состоит из входной цепи двойного инвертора 8 с первым - четвертым выходами, вход которой соединен с входом элемента НЕ 9 инверсным входом первого элемента 2И 10 и образует вход чейки задержки. Задержка переключени первого элемента 2И 10 меньше задержки переключени входной цепи двойного инвертора 8. Первый выход входной цепи двойного инвертора 8 соединен с базой первого транзистора 11, второй выход входной цепи двойного инвертора 8 соединен с базой второго транзистора 12, эмиттер которого соединен с общей шиной, а коллектор соединен с входом второго переключател 13 тока и с катодом первого диода 14, анод первого диода 13 соединен С эмиттером первого транзистора 11. Первый транзистор 11. первый диод 14 и второй транзистор 12 образуют инверсный выход двойного инвертора 8. Третий выход входной цепи двойного инвертора 8 соединен с базой третьего транзистора 15. четвертый выход входной цепи двойного инвертора 8 соединен с базой четвертого транзистора 16. эмиттер которого подключен к общей шине, а коллектор соединен с входном первого переключател 17 тока и катодом второго диода 18, анод второго диода 18 соединен с эмиттером третьего транзистора 15. Третий транзистор 15, второй диод 18 и четвертый транзистор 16 образуют пр мой выход двойного инвертора 8. Коллекторы первого транзистора 11 и третьего транзистора 15 соединены между собой и с эмиттерами п того 19 и шестого 20 транзисторов. База п того транзистора 19 соединена с анодом п того диода 21 ичерег второй резистор 22 с шиной питани . Кбтод п того диода 21 соединен с выходом второго элемента 2И 10 База шестого транзистора 20 соединена с анодом третьего диода 23, анодом четвертого диода 24 и через первый резистор 25 подключена к шине питани .
Катод четвертого диода 24 соединен с входом входной цепи двойного инвертора 8. Коллекторы п того транзистора 19 и шестого транзистора 20 соединены между собой и подключены к второму выводу врем зада0 ющего конденсатора 26, первый вывод которого соединен с общей ц/иной. Пр мой выход второго переключател 13 тока соединен с инверсным входом первого элемента 2И 27, пр мой вход первого элемента 2И
5 27 соединен с выходом элемента НЕ 9, выход первого элемента 2И 27 соединен с первым входом элемента 2ИЛИ-НЕ 28, второй вход элемента 2ИЛИ-НЕ 28 соединен с пр мым выходом первого переключател 17 то0 ка. Шина 29 опорного напр жени подключена к первому 17 и второму 13 переключател м тока и напр жение на ней задает порог переключени переключателей 13 и 17 тока. Выход элемента 2ИЛИ-НЕ
5 28 соединен с катодом третьего диода 23 и с входом выходного инвертора 30. Выход выходного инвертора 30соединен с пр мым входом второго элемента 2И 10 и образует выход чейки 1 задержки.
0 Ячейка 2 включает в себ все элементы чейки 1 с описанными выше св з ми, а именно входную цепь двойного инвертора 31 с первым-четвертым выходами, элемент НЕ 32. второй элемент 2И 33 с пр мым и,
5 инверсным входами, первый 34 и второй 35 транзисторы, второй переключатель 36 тока , первый диод 37, третий 38 и четвертый 39 транзисторы, первый переключатель 40 тока, второй диод 41, п тый 42 и шестой 43
0 транзисторы, п тый диод 44, второй резистор 45, третий 46 и четвертый 47 диоды, первый резистор 48, первый элемент 21449 с пр мым и инверсным входами, элемент 2ИЛИ-НЕ 50, шину 51 опорного напр же5 ни . выходной инвертор 52, и подключена к врем задающему конденсатору 26.
Ячейки (n-1), n полностью повтор ют чейку 2, св зи между ними аналогичны св з м между чейками 1 и 2,
0 Рассмотрим работу линии задержки на примере чеек 1 и 2,
Пусть на входе 3 сигнал отсутствует и напр жение соответстёует низкому уровню. Тогда не пр мом выходе двойного инверто5 ра 8, образованном транзисторами 15 и 16 и диодом 18, также низкий уровень напр жени , а на его инверсном выходе,образованном транзисторами 11 и 12 и диодом 14 высокий уровень напр жени . На пр мом
Лниходе второго переключател 13 тока бу1750039
О
дет высокий уровень напр жени , следовательно , на выходе первого элемента 2И 27 низкий уровень напр жени . На пр мом выходе первого переключател 17 токэ будет низкий уровень напр жени , таким образом , на выходе элемента 2ИЛИ-НЕ высокий уровень напр жени , на выходе выходного инвертора 30 и на выходе 4 чейки 1 линии задержки низкий уровень напр жени , Соответственно , на выходе 5 чейки 2, выходе 6 чейки (п-1), рыходе 7 чейки п низкий уровень напр жени . Так как на катодах диодов 21 и 24 низкий уровень, то транзисторы 19 и 20 закрыты, следовательно, конденсатор 26 отключен от чейки 1 линии задержки, аналогичным образом конденсатор 26 отключен от чеек (п-1), п линии задержки.
При изменении напр жени на входе 3 с низкого уровн в высокий на катоде диода 24 по вл етс высокий уровень, вследствие чего теперь транзистор 20 может подключать конденсатор 26 к чейке 1, а именно, к коллекторам транзисторов 11 и 15, При переключении в выходных цеп х двойного инвертора 8 чейки 1 протекают сквозные токи, которые разр жают конденсатор 26 через открытый транзистор 20 (фиг. 2) После этого выход двойного инвертора 8, образованный транзисторами 15 и 16 и диодом 18, переходит из низкого уровн в высокий. При этом происходит зар д конденсатора 26 током резистора 25 крытый транзистор 20. Напр жение на конденсаторе 26, измен ющеес по экспо- нениальному закону, отслехсиваетс на коллекторах транзисторов 15 и 16 (фиг. 2). При достижении напр жени на коллекторе транзистора 16 величины, равной величине опорного напр жени на шине 29, срабатывает переключатель 17 тока и на его выходе по вл етс высокий уровень. Соответственно на выходе элемента 2ИЛИ-НЕ 28 по вл етс низкий уровень, на выходе выходного инвертора 30 и на выходе 4 чейки 1 по вл етс высокий уровень (фиг. 2). Одновременно низкий уровень на катоде диода 23 выключает транзистор 20, таким образом,- конденсатор 26 отключаетс от чейки 1. В то же врем установившийс высокий уровень на катоде диода 47 дает возможность подключени конденсатора 26 через транзистор 43 к чейке 2, а именно к коллекторам транзисторов 34 и 38. Аналогичным образом высокий уровень напр жени на входе чейки 2 приводит к переключению двойного инвертора 31 чейки 2 и кратковременному разр ду конденсатора 26 сквозными токами, протекающими в выходных цеп х двойного инвертора 31 чейки 2
и через открытый транзистор 43 (фиг, 2), после чего при изменении напр жени на пр мом выходе двойного инвертора 31, образованном транзисторами 38 и 39 и дио- 5 дом 41, из низкого уровн в высокий происходит зар д конденсатора 26 током резистора 48 через открытыйтранзис ор 43. Напр жение на конденсаторе 26, измен ющеес по экспоненциальному закону, отсле10 живаетс на коллекторе транзистора 38 и коллекторе транзистора 39 (фиг. 2). При достижении напр жени на коллекторе транзистора 39 величины, равной величине опорного напр жени на шине 51, срабаты15 вает переключатель 40 тока и на его выходе устанавливаетс высокий уровень. Соответственно на выходе элемента 2ИЛИ-НЕ 50 устанавливаетс низкий уровень, на выходе выходнрго инвертора 52 и выходе 5 чейки
0 2 по вл етс высокий уровень (фиг. 2). Одновременно низкий уровень на катоде диода 46 приводит к выключению транзистора 43 и отключению конденсатора 26 от чейки 2.
5 При изменении входного напр жени из высокого уровн в низкий срабатывает элемент 2И 10, имеющий задержку переключени меньше, чем задержка переключени входной цепи двойного инвертора 8 и
0 на выходе элемента 2И 10 устанавливаетс высокий уровень, который запирает диод 21 и обеспечивает возможность подключени конденсатора 26 через транзистор 19 к чейке 1, а именно к коллекторам транзисто5 ров 11 и 15. При переключении двойного инвертора 8 чейки 1 происходит кратковременный разр д конденсатора 26 сквозными токами, протекающими в выходных цеп х двойного инвертора 8 чейки 1 и через от0 крытый транзистор 19. При изменении напр жени на инверсном выходе двойного инвертора 8, образованного транзисторами 11 и 12 и диодом 14 из низкого уровн в высокий, происходит зар д конденсатора
5 26 током резистора 22 через открытый транзистор 19. Напр жение на конденсаторе 26, измен ющеес по экспоненциальному закону , отслеживаетс на коллекторах транзисторов 11 и 12 (фиг. 2), Элемент НЕ 9,
0 имеющий на выходе высокий уровень, обеспечивает высокий уровень на выходе первого элемента 2И 27, соответственно, низкий уровень на выходе элемента 2ИЛЙ-НЕ 28 и высокий уровень на выходе 4 чейки 1 При
5 достижении напр жени на коллекторе транзистора 12 величины, равной величине опорного напр жени на шине 29, срабатывает второй переключатель 13 тока и на его пр мом выходе устанавливаетс высокий уровень. Это приводит к установлению низкого уровн на выходе первого элемента 2И 27. высокого уровн на выходе 2ИЛИ-НЕ 28 и низкого уровн на выходе выходного инвертора 30 и выходе 4 чейки 1 (фиг. 2} Одновременно низкий уровень на выходе 4 чейки 1 приводит к установлению низкого уровн на выходе элемента 2И 10, открыва- нию диода 21 и выключению транзистора 19. При этом конденсатор отключаетс от чейки 1, Одновременно по вление низкого уровн напр жени на выходе 4 чейки 1 приводит к срабатыванию элемента 2И 33, имеющего задержку переключени меньше, чем задержка переключени входной цепи двойного инвертора 31 и на выходе элемен- та 2И 33 устанавливаетс высокий уровень, который запирает диод 44 и обеспечивает возможность подключени конденсатора 26, через транзистор 42 к чейке 2, а именно к коллекторам транзисторов 34 и 38. При пе- реключении двойного инвертора 31 чейки 2 происходит кратковременный разр д конденсатора 26 сквозными токами, протекающими в выходных цеп х двойного инвертора 31 чейки 2 и через открытый транзистор 42 При изменении напр жени на инверсном выходе двойного инвертора 21, образованном транзисторами 34 и 35 и диодом 37, из низкого уровн в высокий происходит зар д конденсатора 26 током резистора 45 через открытый транзистор 42. Напр жение на конденсаторе 26. измен ю щеес по экспоненциальному закону, отслеживаетс на коллекторе транзистора 35 и на коллекторе транзистора 39 (фиг. 2). Элемент НЕ 32, имеющий на выходе высокий уровень , обеспечивает высокий уровень на выходе первого элемента 2И 49, соответственно , низкий уровень на выходе элемента 2ИЛИ-НЕ 50 и высокий уровень на выходе 5 чейки 2. При достижении напр жени На . коллекторе транзистора 35 виличины, равной величине опорного напр жени на шине 51, срабатывает второй переключатель 36 тока и на его выходе устанавливаетс высокий уровень. Это приводит к установлению низкого уровн на выходе элемента 2И 49, высокого уровн на выходе элемента 2ИЛИ-НЕ 50 и низкого уровн На выходе выходного инвертора 52 и выходе 5 чейки 2 (фиг. 2). Одновременно низкий уровень на выходе 5 чейки 2 приводит к установлению низкого уровн на выходе элемента 2И 33, открыванию диода 44 и выключению транзистора 42. При этом конденсатор 26 отклю- чаетс от чейки 2.
По сравнению с известным, содержащим навесные ерем задающие конденсаторы в каждой чейке линии задержки, предлагаемое устройство содержит один
врем задающий конденсатор на всю линию задержки, который осуществл ет как задержку фронта, так и задержку среза входного сигнала. Таким образом, уменьшение навесных врем задающих элементов до одного в предлагаемом устройстве вместо п элементов в известном повышает надежность пинии задержки. Кроме того, наличие одного врем задающего конденсатора, задерживающего как фронт, так и срез входного сигнала, способствует повышению точности задани задержки, поскольку отсутствует разброс параметров навесных орем задаю- щих элементов.
Claims (1)
- Формула изобретени Лини задержки, содержаща п чеек задержки, кажда из которых содержит выходной инвертор, выходы инверторов соединены с соответствующими п-выходами линии задержки, врем эадающий конденсатор , первый вывод которого соединен с общей шиной, отличающа с тем, что, с целью повышени надежности линии и точности величины задержки, в каждую из п чеек введены элемент 2ИЛИ-НЕ, первый и второй элементы 2И с пр мым и инверсным входами, первый и второй переключатели тока, шина опорного напр жени , входна цепь двойного инвертора с первым, вторым, третьим и четвертым выходами, элемент НЕ, первый - шестой транзисторы, второй - п тый диоды, первый и второй резисторы, соединенные так, что выход элемента 2 ИЛИ-НЕ подключен к входу выходного инвертора , первый вход элемента 2 ИЛИ-НЕ соединен с выходом первого элемента 2И, а второй вход соединен с пр мым выходом первого переключател трка, пр мой вход первого элемента 2И соединен с выходом элемента НЕ, а инверсный вход соединен с пр мым выходом второго переключател тока , вход первого переключател тока соединен с коллектором четвертого транзистора и катодом второго диода, эмиттер четвертого транзистора соединен с общей шиной, анод второго диода соединен с эмиттером третьего транзистора, базы третьего и четвертого транзисторов соединены соответствен но С третьим и четвертым выходами входной цепи двойного инвертора, третий, четвертый транзисторы и второй диод образуют пр мой выход двойного инвертора, вход второго переключател тока соединен с коллектором второго транзистора и катодом первого диода, эмиттер второго транзистора соединен с общей шиной, анод первого диода соединен с эмиттером первого транзистора, базы первого и второго транзисторов соединены соответственно с первым и вторым выходами входной цепидвойного инвертора, первый и второй транзисторы и первый диод образуют инверсный выход двойного инверторе, коллектор первого транзистора соединен с Кблл0кто ром третьего транзистора и ймйттёрамй п того и шёсТогб транзисторов, коллектор п того Транзистора соединен с коллектором шестого транзистора и вторым выводом врем задающего конденсатора, база Шестого транзистора соединена с анодами третьего и четвертого диодов и через первый резистор с шиной питани , катод третьего диода соединен с (входом выходного инвертора, база п того транзистора соеди нейа с анодом п того Диода и через второй резистор С шиной питаний, катод п того дй0ода соединен с выходом второго элемента 2Й, вход входной цепи дэбйногб инвертора соединен с входом Элемента НЕ, с инверсным входом второго элемента 2И, катодом четвертого диода и подключён к входу чейки задержки, пр мой входf второго элемента 2И соединей с выходом выходного инверторам задержка переключени второго элемента 2И меньше задержки переключени входной цепи двойного инвертора,шина опорного напр жени подключена к пёрво- ; му :й второму heрёкл ючател м Тока и задает порог перекл ючён и . Нёрекл ючатёлей тока, выходной инвертор (п-1)Нй чейки соединен с входом п-й чейки, вход линий задержки соединён с входом первой чейки;
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904886880A SU1750039A1 (ru) | 1990-11-27 | 1990-11-27 | Лини задержки |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904886880A SU1750039A1 (ru) | 1990-11-27 | 1990-11-27 | Лини задержки |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1750039A1 true SU1750039A1 (ru) | 1992-07-23 |
Family
ID=21547722
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904886880A SU1750039A1 (ru) | 1990-11-27 | 1990-11-27 | Лини задержки |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1750039A1 (ru) |
-
1990
- 1990-11-27 SU SU904886880A patent/SU1750039A1/ru active
Non-Patent Citations (1)
Title |
---|
Лини задержки фирмы Hytek Microsystems Luc (DATA Book Dtgltel Sutegvated Circuits. 1987, 22, p 437) * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4772812A (en) | Tri-state output buffer circuit including a capacitor and dynamic depletion mode switching device | |
US20080197704A1 (en) | Back-Up Power Supply Systems | |
SU1750039A1 (ru) | Лини задержки | |
KR930011779A (ko) | 회로장치 | |
CN112951142B (zh) | 栅极驱动电路、显示面板和显示装置 | |
US3504197A (en) | Gate controlled switch and transistor responsive to unipolar input pulses | |
US3474261A (en) | Low voltage-low power multivibrator | |
US3174062A (en) | Logical circuits | |
CN219875490U (zh) | 一种多路时序控制电路及多路输出的开关变换器 | |
CN115800970B (zh) | 一种可切换电平的多路pwm波推挽输出装置及方法 | |
CN112290819B (zh) | 三相三电平变换器及其放电方法 | |
CN113484737B (zh) | 信号调整单元、信号调整模块及测试机 | |
SU1483681A1 (ru) | Устройство дл автоматического включени резервного излучател | |
US3404294A (en) | Poly-stable transistor circuits | |
US4924110A (en) | High speed step generator output circuit | |
US4571527A (en) | VFET Driving circuits for plasma panel display systems | |
SU1119066A1 (ru) | Устройство дл отображени информации | |
US3609385A (en) | Low-to-high voltage current coupler circuit | |
SU1539998A1 (ru) | Кольцевой счетчик | |
SU1182661A1 (ru) | Полупроводниковый ключ | |
SU1211840A1 (ru) | Умножитель напр жени | |
JPS6020836B2 (ja) | デコ−ダ回路 | |
SU1005635A1 (ru) | Управл ема лини задержки | |
SU1408524A1 (ru) | Троичный триггер | |
SU1691895A1 (ru) | Аналоговое запоминающее устройство |