SU1750026A1 - Апериодический многофункциональный триггер - Google Patents

Апериодический многофункциональный триггер Download PDF

Info

Publication number
SU1750026A1
SU1750026A1 SU904808373A SU4808373A SU1750026A1 SU 1750026 A1 SU1750026 A1 SU 1750026A1 SU 904808373 A SU904808373 A SU 904808373A SU 4808373 A SU4808373 A SU 4808373A SU 1750026 A1 SU1750026 A1 SU 1750026A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
trigger
output
inputs
nand
Prior art date
Application number
SU904808373A
Other languages
English (en)
Inventor
Леонид Федорович Викентьев
Олег Юрьевич Карпов
Светлана Юрьевна Погодина
Ольга Леонидовна Лепихина
Original Assignee
Пермский политехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Пермский политехнический институт filed Critical Пермский политехнический институт
Priority to SU904808373A priority Critical patent/SU1750026A1/ru
Application granted granted Critical
Publication of SU1750026A1 publication Critical patent/SU1750026A1/ru

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах автоматики, телемеханики и св зи. Цель изобретени  - расширение функциональных возможностей триггера за счет реализации, помимо функций IK-, TV-. Т-, R-, RS-триггеров, функций DV- и D-триг- геров Триггер содержит четыре информационно-настроечных входа, вход управлени  фазовым состо нием триггера, пр мой и обратный выходы триггера, выход индикации окончани  переходных процессов триггера, двенадцать элементов И-НЕ 5-16, четыре элемента НЕ 17-20 и один элемент И-ИЛИ-НЕ 4 1 ил., 1 табл.

Description

Изобретение относится к вычислительной технике и может быть использовано в устройствах автоматики и связи. / Известен апериодический триггер, содержащий четыре элемента И-НЕ, три входа и три выхода, причём прямой выход триггера соединен с выходом первого элемента И-НЕ, с первым выходом первбго элемента И элемента И-ИЛИ-НЕ и с первым выходом ; - второго элемента И-НЕ, выход которого соединен с обратным выходом триггера. пер/ вым входом второго элемента И элемента И-ИЛИ-НЕ и с первым входом первого элемента И-НЁ, второй вход которого соединен с вторым рхбдом первого элемента И элемента И-ИЛИ-НЕ и с выходом третьего эле' ' мента И-НЕ. второй вход второго элемента И-НЕ соединен с выходом четвертого И-НЕ и с вторым входом второго элемента И элемента Й-ИЛИ-НЕ, выход которого соединен 20 информационно-настроечным входом тригс выходом индикации окончания переходных процессов триггера, первый вход уп' ! равнения фазовым состоянием триггера соединен с первыми входами третьего и чет·' вертого элементов И-НЕ, второй и третий информационные входы триггера соединены соответственно с вторыми входами чёт : вертого и третьего элементов И-НЕ. · . Недостатком данного триггера’ являются его малые функциональные возможно- 30 сти, в частности он не реализует функции IK-Ι TV-. Т- и R-триггеров...
. Наиболее близким к предлагаемому яв.; ляется апериодический многофункцйональ- ся его малые функциональные возможно- . ный триггер, содержащий элементы Й-НЕ. 35 сти. в частности он не реализует функции . НЕ и И-ИЛИ-НЕ, вход управления фазовым ' состоянием триггера, четыре информационно-настроечных входа. прямой выход триггера соединен с выходом первого элемента И-НЕ, с первым входом первого элемента И . элемента И-ИЛИ-НЕ и первым входом второго элемента И-НЕ, выход которого соедивходом второго элемента И, элемента Имента И-НЕ, второй вход которого соединен мента И-ИЛИ-НЕ и с выходом третьего эле- ментов И-НЕ соединены соответственно с мента И-НЁ, второй вход второго элемента шестым и седьМым входами шестого элеИ-НЕ соединен с выходом четвертого эле- 50 мента И-НЕ, первый вход одиннадцатого мента И-НЕ и с вторым Входом второго эле- элемента И-НЕ соединен с прямым выходом мента И элемента И-ИЛИ-НЕ. вЫход триггера.второйвхододиннрдцатогоэлекоторого соединен с выходом индикации мента И-НЁ соединен с первым входом двеокончания переходныхпроцессов триггера, надцатого элемента и выходом третьего элемента И-НЕ соединен с вторым входом двенадцатого элемента И-НЕ и с вторым информационно-настроечным входом триггера. четвертый вход одиннадцатого элемента И-НЕ соединен с четвёртым входом рого соединен с вторым входом третьего элемента И-НЕ, вход пятого элемента И-НЕ соединен с третьим входом четвертого элемента И-НЕ и с выходом шестого элемента 5 И-НЕ, первый, второй, третий и четвертый входы которого соединены соответственно с выходами седьмого, восьмого, девятого и десятого элементов И-НЕ. а пятый вход со· единен с выходом четвертого элемента Й- } ι НЕ, первый вход седьмого элемента И-НЕ соединен с прямым выходом триггера, вто. рой вход седьмого элемента И-НЕ соединен . , с первым информационно-настроечным входом триггера, первый, второй, третий и > четвертый информационно-настроечные входы триггера соединены соответственно с входами первого, второго, третьего и четвертого элементов НЕ, первый вход восьмого элемёнта И-НЕ соединён с первым
DV- и D-триггеров. .:
Цель изобретения - расширение функ-. циональных возможностей триггера за счёт реализаций помимо функций IK-,TV-,T-, Rтриггеров, функций DV-и D-триггеров. Поставленная цель достигается тем, что . рого элемента И-НЕ, выход которого соеди- в: триггер дополнительно введеныдваэленен с обратным выходом триггера, первым мента И-НЕ. причем третий вход восьмого входом второго элемента И, элемента И- элемента И-НЕ соединен с третьим входом
ИЛИ-HE и с первым входом первого эле- 45 девятогоэлементаИ-НЕистретьиминформента И-НЕ, второй вход которого соединен мационно-настроечным входом триггера, с вторым входом первого элемента Й эле- - выходы одиннадцатого и двенадцатого элемента И-ИЛИ-НЕ и с выходом третьего эле- ментов И-НЕ соединены соответственно с мента И-НЕ, второй вход второго элемента шестым и седьМым входами шестого элемента И-НЕ и с вторым Входомвторого элекоторого соединен с выходом индикации вход управления фазовым состоянием триг- 55 элемента НЕ, третий вход одиннадцатого гёра соединён с первыми входами третьего ----------' *** -----------------------‘ и четвертого элементов И-НЕ, выход третьего элемента И-НЕ соединен с вторым входом четвертого элемента И-НЕ и с первым входом пятого элемента И-НЕ, выход кото40 седьмого элемента И-НЁ ис выходом четвертого элемента НЕ. третий и четвертый входы двенадцатого элемента И-НЕ соединены соответственно с первым и четвертым информационно-настроечными входами триггера.
i На чертеже показана функциональная электрическая схема предлагаемого триггера.
Схема содержит прямой 1 и обратный 2 . выходы, выход 3 индикации окончания переходных' процессов, элемент И-ИЛИ-НЕ4, элемента И-НЕ 5-16. элементы НЕ 17-20, вход 21 управления фазовым состоянием триггера и информационно-настроечные входы 22-25.
Прямой выход 1 триггера соединен с выходом первого элементов И-НЕ 5. с первымвходом первого элемента И элемента’ И-ИЛИ-НЕ 4 и первым входом второго элемента И-Ηξ 6, выход которого соединен с обратным выходом триггера 2. первым входом второго элемента И-ИЛИ-НЕ 4 и с первым входом первого элемента И-НЕ 5, второй вход которого соединен с вторым входом первого элемента И элемента ИИЛИ-НЕ 4 и с выходом третьего элемента i И-НЕ 7, второй вход второго’элемента И-НЕ 6 соединен с выходом четвёртого элемента И-НЕ 8 и с вторым входом второго элемента Й элемента И-ИЛИ-НЕ 4, выход которого соединен с выходом 3 индикации окончания < переходных процессов триггера, вход 21 управления фазовым состоянием триггера соединен с первыми входами третьего 7 и четвертого 8 элементов И-НЕ. выход третьего элемента Й-НЕ 7 соединен с вторым входом четвертого элемента Й-НЕ 8 и с первым входом пятого элемента И-НЕ 9, выход которого 'соединен с вторым входом третьего элемента И-НЕ 7. второй вход пятого элемента И-НЕ 9 соединен с третьим входом : четвертого элемента И-НЕ 8 и с выходом шестого элемента И-НЕ 10, первый, второй, .
. третий и четвертый входы которых соедине- 45 ны соответственно с выходами седьмого 11. восьмого 12, девятого 13 и десятого 14 элементов И-НЕ, а пятый вход соединен с выходомчетвертого элемента И-НЕ 8, первый вход седьмого элемента И-НЕ 11соединен • с прямым выходом 1 триггера, второй и третий входы седьмого элемента И-НЕ 11 сое; динены соответственно е первым 22 и вторым 23 информационно-настроечными входами триггера, первый 22, второй 23, 55 ’ третий 24 и четвертый 25 информационнонастроечные входы триггера соединены соответственно с входами первого 17, второго 18, третьего 19 и четвертого 20 элементов НЕ, первый вход восьмого элемента И-НЕ
1750026 ’ 8 ' соединен с выходом второго элемента НЕ 18 и с первым входом девятого элемента И-НЁ 13, второй вход восьмого элемента Й-НЁ 12 соединен с четвертым информационно-настроечным входом триггера 25, второй' вход девятого элемента И-НЕ 13 соединен с первым входом десятого эле- ‘ . мента И-НЕ 14 и с обратным выходом триггера, второй вход десятого элемента И-НЕ 14 соединен с выходом первого элемента НЕ 17. третий вход восьмого элемента И-Н Е 12 соединён с третьим входом девятого элемента И-НЕ 13 и с третьим информационнонастроечным входом триггера 24, выходы одиннадцатого 15 и двенадцатого 16 элементов И-НЕ соединенысоответственно с шестым и седьмым входами шестого элемента И-НЕ 10. первый вход одиннадцатого элемента И-НЕ 15 соединён с прямым выходом триггера 1, второй вход одиннадцатого элемента Й-НЕ 15 соединен с первым входом двенадцатого элемента И-НЕ 16 и с выходом тёртьего элемента НЕ 19, третий вход одиннадцатого элемента И-НЕ15 соединён с вторым входом двенадцатого элемента Й-НЕ 16 и с вторым информационно-настроечным входом триггера23, четвертый вход одиннадцатого элемента И-НЕ 15 соединен с четвертым входом сёдъмрго элемента И-НЕ 11 и с выходом четвертого элемента НЕ 20, третий и четвёртый входы одиннадцатого элемента И-НЕ 16 соединены соответственно с первым 22 и четвертым 25 информационно-настроечными входами триггера.
Апериодический мнбгофункцио’нальный триггер работает следующим образом. Первый и второй элементы И НЕ 5 и 6 образуют бистабильную1 ячейку, являющуюся асинхронным RS-триггером с инверсными входами. Элементы И-НЕ 7-16 и элементы НЕ 17-20 образуют схему управления' бистабильной ячейкой.
Если сигнал на входе 21 управления фазовым состоянием триггера обозначить через а, сигналы на прямом 1 и обратном 2 выходах триггера через у и у, а сигналы на входах 21--25 через Х1-Х4 соответственно, то на выходах элементов 7 и 8 схемы управления будут реализованы функции S* и R*. где
S* = a[S* V F-R*):
R* == aS*(F VR*); ', '
F = (x'lvX2/X4vyXx2vX3vX4)(x2vX3vy) (x 1 ν$)(Χ2 vX3 vX4 vyXx 1 vX2 vX3 » X<l).
В нерабочей фазе при а = 0 функции управления бистабильной ячейкой принимают значения S =0, R =0 и бистабильная _ячейка сохраняет свое прежнее Состояние.
б
В рабочей фазе при а = 1 в первый момент времени функции R и § сохраняют сбое прежнее состояние, т.е. S^= R = 0, а_в следующий момент S = a(SvF-R ) = IJQvF.O) = F: ’R* = a-s‘(FvR‘)= 1.6(FvO)= F. ·.
при этом в зависимости от значения функции F возможны следующие два случая:
а) S‘ = 1:R* = 0:
б) S* = 0:R* = 1.
В последующие моменты времени функции управления бистабильной ячейкой будут иметь Для этих случаев значения: a)S* = a(SvF.R*)= 1(1vF-0)= 1; .
R* = aS*(FvR*) = 1.T(FvO).= O;
6) S* =.a (S* FR)=1 (0 F 1) = 0:
R* = aS'(FVR')= 1.0(Fv1)= 1; ' , *
т.е, в дальнейшем значения функции S mR сохраняются неизменными до следующего изменения сигнала на входе управления фазовым состоянием триггера а, а переключение триггера происходит только в начале рабочей фазы после появления сигнала а = 1. при этом значения функций управления бистабильной ячейкой равны • S* = F: R* = R
1b
Настройка триггера на реализацию различных функций осуществляется в соответствйи с таблицей.
При реализации ΙΚ-триггера вход Х1(22) выполняет функции l-входа, вход К2(23) функции К-входа. а на входы Х3(24) м Х4(25) подается постоянный сигналлогического нуля. Тогда в рабочей фазе при а = 1, Х1 = I, Х2 = К, ХЗ = 0. Х4 = 0, функции управления При R = бистабильной ячейкой принимают значения .
. ' Следовательно, при I = К =0 получается S = У, R = у, т.е. при нулевом состояний триггера (у = 0, у = 1) функций управления . бистабильной ячейкой принимают значения
S* =0, R* = 1 и триггер в начале рабочей фазы устанавливается вновь в нулевое состояние, а при единичном состоянии триггера (у = 1, у = 0) функции управления бистабильной ячейкой принимают значения S = 1, R =0 и триггер внрвь устанавливается в единичное состояние^При I = 1, К = 0 функция S =1, а функция R = 0, т.е. триггер устанавливается в единичное состояние, а при I =0, К = 1 ' функции S иЙ принимают’значения S* = 0,
R = 1 и триггер устанавливается в нулевое состояние. При 1 = 1 и К = 1 имеем S = у.
R* = у. т.е. при нулевом состоянии триггера (у = 0, У =1) функции управления бистабильной ячейкой принимают значения S = 1, R = 0 и триггер устанавливается в единичное состояние, а при единичном значёйии Триггера (у = 1, у = 0) функции S = 0. R = 1, т.е. три ггер уста нав ли ваеТся в нулевое состояние. Таким образом. на всех возможных наборах значений сигналов I и К триггер реализует в рабочей фазе переключения в соответствий с функцией ΙΚ-триггера.
При реализации R-триггера вход Х1(22) выполняет функции S-входа, вход Х3(24) функции R-входа, на вход Х2(23) подаётся сигнал логического нуля, а на вход Х4(25) логическая единица. Тогда в рабочей фазе при а=1. Х1 = S, X2 =0, X3= R, X4=1 функции · управления бистабильной ячейкой принимают ВИД ·· . .. ,·.
F = R(S γ ?); '
S* = F; R* = F.
Следовательно, при R - S = 0 получают - R - у, т.е. при нулевом состоянии s‘ . .... . , , триггера (у 0, у = 1) функции управления бистабильной, ячейкой принимают значения S* = 0, R* = 1 и. триггер вновь устанавливается в нулевое состояние, а при единичном состояний триггера (у - 1, у = 0) значение функций управления бистабильной, ячей- . кой равны S* = 1, R - 0 и триггер снова устанавливается в единичное состояние. ” ” = 0, S =1 получают S* = .1, R* = 0, т.е.
триггер устанавливается в единичное состояние. При R = 1, S=б, и при R = 1, S = 1 функции управления бистабильной ячей40 кой принимают значенияS* = ОиR* = 1,те.
триггер устанавливается в нулевое состояние. Таким образом, на всех возможных наборах значечийсигналов R- и S-триггер реализует в рабочей фазе переключения в соответствии с функцией R-триггера.
При реализации TV-триггера вход Х1(22) выполняет функции V-входа триггера, на вход Х2(23) выполняет функции Т-входа триггера, на вход Х3(24) подается сигнал логической единицы, на вход Х4(25) подается сигнал логического нуля. Тогда в рабочей фазе при а = 1. Х1 = V. Х2 = Т. ХЗ = 1. Х4 = 0 функции управления бистабильной ячейкой >5 принимают вид •F = (TvyXVv^)(tvVvy):
S*-F:R‘»F.
- ^Следовательно, при V = 0 получают S* = у, R* “ у. т.е. при нулевом состоянии триггера (у = 0,/у = 1) функции S* и R* принимают значения S* = 0. R* = 1 и триггер вновь устанавливается в нулевое состояние, а при единичном состоянии триггера (у = 1,^=0) •функции S* и R* принимаютзначения S = 1. R = 0 и триггер вновь устанавливаетсяв единичное состояние. При V = 1. Т ?= 0 снова получают S* = ?. R* = у. и в этом случае триггер сохраняет свое прежнее состояние. При V = 1, Т =1 функции $* = у. a R* » у. т.е. если прежнее состояние триггера нулевое (у - о, у = 1), то он устанавливается^ единичное состояние (так как R* = 0. S = 1), а в противном случае, т.е. если прежнее состояние триггера единичное (у = 1, у = 0), он устанавливается в нулевое состояние (так как S* = 0. R* =1). Таким образом, на всех возможных наборах значений сигналов Уи Т триггер реализуют в рабочей фазе переключения в соответствии с правилами функционирования TV-триггера.
При четвертой настройке, т.е. при настройке на реализацию DV-триггера, вход X 1(22) выполняет функции V-вход а. вход Х3(24) выполняет функции D-входа, на входы Х2(23) и Х4(25) подается сигнал постоянной логической единицы. Тогда в начале рабочей фазы при а=1. X1= V, Х2 = si, ХЗ = D, Х4 = 1 функции управления бистабильной ячейкой принимают вид
F = (VvyXDvyXVvD):
S* - F: R* = F.
Настройка на реализацию RS-триггера осуществляется также для IK-и R-триггеров, но а процессе работы запрещается подавать входные сигналы R-S= 1. При этом RS-триггер работает аналогично IK- или Rтриггерам, но без комбинаций R = S =1 (I = = К « 1).
При реализации Т-триггера вход Х2(23) выполняет функцию Т-входа, на входы Х1(22) и Х3(24) подаётся сигнал логической единицы, а на вход Х4(25) - сигнал логического нуля. Тогда в рабочей фазе при а = 1, Х2 = Т. Х1 = Х3= 1, Х4» 0 функции управления бистабильной ячейкой принимают вид
... S = F; R = F.
Следовательно, приТ = 0 получают ίΓ = у, R*= У те. при Т = 1 получают S* = у, R* = у, т.е. триггер меняет свое состояние на противоположное. Таким образом при всех возможных значениях сигнала триггер реа; лизует в рабочей фазе переключения в соответствии о функцией Т-триггера.
При реализации D-триггера вход Х3(24) выполняет функции D-входа, на входы X 1(22). Х2(23), Х4(25) подается сигнал логической единицы. Тогда в начале рабочей фазы При а = 1. X3==D, XI = Х2 =Х4 = 1 функции управления бистабильной ячейкой принимают вид
F = D; S* - f: R* = F.
Следовательно, при V = 0 получают S* = R* = У. т.е. при нулевом состоянии триггера (у = 0. у = 1) функций S* и R принимают значения S = 0. R ч 1 и триггер вновь устанавливается в нулевое состояние, а при единичном состоянии триггера (у = 1. у - 0) функции S и R принимают значения S* = 1. R* = 0 и триггер вновь устанавливается в единичное состояние. При V = 1,0 = 0 получают S* = 0. R* = 1, т.е. при любом (нулевом или единичном) состоянии триггера функции S и R* принимают значения S* = 0, R* = 1 и триггер устанавливается в 50 нулевое состояние. При V = 1. D = 1 получают ’ S = 1. R 0, т.е.* при любом состоянии триггера функций S* и R* принимают значения S = 1, R* = 0 и триггер устанавливается в единичное .состояние. Следовательно, на ‘ всех наборах значений сигналов V и D триггер при такой настройке реализует в рабочей фазе переключения в соответствии с управления фазовым состоянием триггера, . функцией DV-триггера : Следовательно, при D = 0 получают S* =·
0, R* = 1. а при D ·· 1, получают S* = 1, R*=0. т.е. триггер устанавливается всостояние, соответствующее состоянию D-входа. Таким образом, при всех возможных значениях сигйала триггер реализует б рабочей фазе переключения в соответствий с функцией D-триггера.
Положительныйэффектпредлагаемого триггера по сравнению с известными состоит в расширений функциональных возможностей триггера и заключается в реализаций дополнительно функций DV- и Dтриггеров в зависимости от настройки с помощью одного и того же триггерного устройства. что может существенно повысить . эксплуатационные характеристики систем, построенных из триггерных устройств.

Claims (1)

  1. Формула изобретения
    55 Апериодический многофункциональ- . ный триггер. Содержащий элементы И-НЕ, . элементы НЕ и элемент И-ИЛИ-НЕ, вход четыре информационно-настроечных входа формационно-настроечные входы триггера - соответственно с входами первого - четвертого элементов НЕ, первый вход восьмого элемента И-НЕ - с выходом второго элемента НЕ и с первым входом девятого элемента И-НЕ, второй вход восьмого элемента И-НЕ - с четвертым информационнонастроечным входом триггера, второй вход и три выхода, причем прямой выход триггера соединен с выходом первого элемента И-НЕ, с первым входом первого элемента И элемента И-ИЛИ-НЕ и первым входом второго элемента И-НЕ. выход которого соединен с обратным выходом триггера, первым входом второго элемента И элемента ИИЛИ-НЕ ис первым входом первого элемента И-НЕ, второй вход которого соединен с девятого элемента И-НЕ - с первым входом вторым входом первого элемента И элемен- ЮдесятогоэлементаЙ-НЕисобратнымвыхота И-ЙЛИ-НЕ и с выходом третьего элемен- дом триггера, второй вход десятого элемента И-НЕ, второй вход второго элемента та И-НЕ - с выходом первого элемента НЕ.
    И-НЕ соединен с выходом четвертого эле- о т л и ч а ю щ й й с я тем, что, с целью . мента И-НЕ и с вторым входом второго эле- расширения функциональных возможномента И.элемента И-ИЛИ-НЕ, выход 15 стей триггера, а именно реализации помимо которого соединен с выходом индикации функций ΙΚ-, TV-, R-, RS-и Т-триггеров, фунокончания переходных процессов триггера. кций DV- и D-триггеров, в негодополнительвход управления фазовым состоянием триг- .....гера соединен с первыми входами третьего и четвертого элементов И-НЕ, выход третьего элемента И-НЕ - с.вторым входом чет··.’ вертого элемента И-НЕ и с первым входом пятого элемента Й-НЕ. выход которого соединен с вторым входом третьего элемента соответственно с шестым и седьмым входа:И-НЕ, второй вход пятого элемента И-НЕ 25 мишестогоэлементаИ-НЕ.первыйвхододинсоединён с третьим входам четвертого эле- надцатого элемента И-НЕ- с прямым выходом мента И-НЕ и выходом шестого элемента И-НЕ, первый - четвертый входы которого
    .. .......\, . седьмого - десятого элементов И-НЕ. а пя- !
    тый вход - с выходом четвертого элемента И-НЕ, первый вход седьмого элемента Й-НЕс прямым выходом триггера, второй и третий входы - соответстве н но с пе р вы м и втор ы м ин фо р м а ц ио н н о - н а ст р о е ч и ы'м и ! входами триггера, первый - четвертый инмента И-НЕ и выходом шестого элемента но введены два элемента И-НЕ, причем третий вход восьмого элемента И-Н Есоеди20 нен с третьим входом девятого элемента
    И-НЕ и с третьим информационно-настроечным входом триггера, выходы одиннадцатого и двенадцатого элементов И-НЕ триггера, второй вход γ с первым входом двенадцатого элемента И-Н Е и с выходом третьего соединёны соответственно с выходами элемента НЕ, третий вход- с вторым.информа····- зо ционно-настроечным входом триггера, четвертый вход - с четвертым входом седьмого элемента И-НЕ и с выходом четвертого элемента Η Е, третий и четвертый· входы двенадцатого элемента И-НЕ соединены соответственно с 35 первым и четвертым информационно-настроечными входами триггера.
    Сигналы на входах триггера Тип триггера Х1 Х2 хз Х4 1 К 0 0 1К-триггер S 0 R 1 R-триггер- V т 1 0 TV-триггер S R 0 0 RS-триггер ' ' S 0 R 1 RS-триггер 1 т 1 0 Т-триггер V • 1 D 1 DV-триггер 1 .· ·. 1 D 1 D-триггер
SU904808373A 1990-04-02 1990-04-02 Апериодический многофункциональный триггер SU1750026A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU904808373A SU1750026A1 (ru) 1990-04-02 1990-04-02 Апериодический многофункциональный триггер

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU904808373A SU1750026A1 (ru) 1990-04-02 1990-04-02 Апериодический многофункциональный триггер

Publications (1)

Publication Number Publication Date
SU1750026A1 true SU1750026A1 (ru) 1992-07-23

Family

ID=21505107

Family Applications (1)

Application Number Title Priority Date Filing Date
SU904808373A SU1750026A1 (ru) 1990-04-02 1990-04-02 Апериодический многофункциональный триггер

Country Status (1)

Country Link
SU (1) SU1750026A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Автоматическое управление асинхронными процессами в ЭВМ и дискретных системах. - М.: Наука, 1986, с.98 рис. 4.9.6. Авторское свидетельство СССР № 1594676, кл. Н 03 К 3/037, 21.06.88. *

Similar Documents

Publication Publication Date Title
US3573507A (en) Integrated mos transistor flip-flop circuit
US4607173A (en) Dual-clock edge triggered flip-flop circuits
US4188547A (en) Multi-mode control logic circuit for solid state relays
SU1750026A1 (ru) Апериодический многофункциональный триггер
JPS61262314A (ja) Cmos技術による静的双安定フリツプフロツプ回路
US4355246A (en) Transistor-transistor logic circuit
SU1746515A1 (ru) Апериодический многофункциональный триггер
GB1087858A (en) Switching circuits using two terminal negative resistance devices
GB1196763A (en) High Speed Memory Logic Network.
GB934306A (en) Tunnel diode logic circuit
SU1698958A1 (ru) Апериодический многофункциональный триггер
US4748347A (en) Logic coincidence gate, triplet of logic gates and sequential logic circuit using this logic gate
GB985266A (en) Shifting register
GB984233A (en) Logic system employing tunnel diodes
JPS60254913A (ja) ジヨセフソン自己ゲ−ト回路
GB1100121A (en) Majority gate storage circuits
SU1626340A1 (ru) Апериодический триггер
SU1497743A1 (ru) Пересчетное устройство в @ -кодах Фибоначчи
US2841708A (en) Electronic logical circuits
SU1661834A1 (ru) Асинхронный триггер
GB1462720A (en) Bistable circuit arrangements
SU1173549A1 (ru) Распределитель уровней
SU1188887A1 (ru) Троичный счетный триггер (его варианты)
JPS60254917A (ja) ジヨセフソン自己ゲ−ト回路
SU1598169A1 (ru) Счетчик-делитель