SU1734161A1 - Устройство дл контрол чередовани фаз трехфазной сети - Google Patents

Abstract

Использование: дл  защиты электроустановок от изменени  чередовани  и обрыва фаз. Сущность изобретени : устройство содержит входные выводы 1, 2, 3, входные преобразователи 4, 5, 6, D-триг- геры 7, 8, элементы И 9, блок 10 выдержки времени со статическим первым входом 11 включени  отработки заданной временной задержки, исполнительный блок 12 со статическим разрешающим первым входом 13 установки в состо ние сигнализации Исправность . Вход D-триггера 7 снабжен выводом дл  подключени  к шине 14 потенциала лог.1. Блок 10 выдержки времени имеет втоСП

Description

-ч со

ON

рой вход 15 дл  оперативного сброса наработанного текущего значени  выдержки времени в ее исходное нулевое значение, исполнительный блок 12 имеет статический запрещающий второй вход 16 установки в состо ние сигнализации Неисправность, взаимодействующий с первым входом 13 по схеме ЗАПРЕТ. Имеетс  также выпр мительный блок 17, формирующий на своих выходных выводах 18, 19 посто нное напр жение дл  питани  элементов устройства при наличии на его входных выводах 1, 2, 3 по меньшей мере двух из трех синусоидальных напр жений контролируемой сети. В нормальном режиме работы сети исполнительный блок 12 находитс  в состо нии сигнализации Исправность, при этом блок 10 выдержки времени периодически сбрасываетс  в исходное нулевое состо ние сигналом с выхода элемента И 9. В нормальном режиме работы сети исполнительный блок 12 сигналом, поступающим на вход 16с блока 10 после отработки этим блоком заданной выдержки времени, переводитс  в состо ние сигнализации Неисправность. 1 з.п. ф-лы, 1 ил.

Изобретение относитс  к электротехнике и предназначено дл  использовани  в системах релейной защиты и электроавтоматики электродвигателей и электроустановок .

Известно устройство дл  контрол  чередовани  фаз трехфазной сети, содержащее пороговый блок, состо щий из подключенных к каждой фазе пороговых элементов, логический блок, включающий в себ  два триггера с разделенными входами и элемент И, выходной усилитель и исполнительный орган.

Однако известное устройство не характеризуетс  достаточной функциональной надежностью, так как возможны его ложные срабатывани  при изменении формы напр жени  в одной или двух фазах вследствие наличи  зависимости ширины формируемых пороговым блоком импульсов отампли- туды и формы контролируемых напр жений. Кроме того, формируема  в номинальном режиме сети последовательность импульсов на выходе логического блока при возникновении аварийной ситуа- ции превращаетс  в посто нный сигнал, уровень которого не однозначен (логический О или логическа  1), так как зависит от момента возникновени  аварии.

Известно также устройство дл  контро- л  чередовани  фаз трехфазной сети.

Основными недостатками устройства  вл ютс  та же неоднозначность сигнала на входе исполнительного устройства и недостаточна  помехоустойчивость.

Наиболее близким к предлагаемому  вл етс  устройство дл  контрол  чередовани  фаз трехфазной сети, содержащее подключенные к фазам формирователи импульсов , одновибратор, синхронные D-триг-

геры, логический элемент И и исполнительный элемент.

Недостатком данного устройства  вл етс  та же неоднозначность сигнала на выходе элемента И при нарушении режима сети, т.е. номинальна  последовательность импульсов превращаетс  в посто нный сигнал , уровень которого случаен и определ етс  состо нием D-триггеров в момент аварии сети. Кроме того, недостатком устройства  вл етс  срабатывание его при кратковременных снижени х напр жени  в сети, вызванных, например, пуском р дом расположенного двигател , захлестыванием проводов воздушной линии и т.п.

Таким образом, известное устройство имеет низкую функциональную надежность .

Цель изобретени  - повышение надежности и расширение функциональных возможностей путем обеспечени  защиты от обрыва фазы контролируемой сети.

Поставленна  цель достигаетс  тем, что в устройстве дл  контрол  чередовани  фаз трехфазной сети, содержащем три входных вывода дл  подключени  к фазам контролируемой сети, три входных преобразовател  однопол рных полуволн трех синусоидальных напр жений контролируемой трехфазной сети, сдвинутых одно относительно другого не менее чем на 120 эл. градусов, в, три последовательности пр моугольных импульсов , кажда  из которых формируетс  на выходе соответствующего преобразовател ,, два D-триггера, элемент И и исполнительный блок, причем D-вход первого триггера снабжен выводом дл  подключени  к шине потенциала Логическа  единица , а выход второго D-триггера подключен к первому входу элемента И, выход первого преобразовател  подключен к С-входу первого и R-входу второго D-триггеров, вход второго преобразовател  подключен к С- входу второго D-триггера, D-вход которого подключен к пр мому выходу первого D- триггера, выход третьего преобразовател  подключен к R-входу первого D-триггера и к второму входу элемента И, причем входные преобразователи выполнены так, что выходные импульсы каждого из них отделены временными интервалами от импульсов любого другого преобразовател , исполнительный блок выполнен с статическим разрешающим первым входом установки в состо ние сигнализации Исправность и статическим запрещающим вторым входом установки в состо ние сигнализации Неисправность, взаимодействующим с первым входом по логической схеме ЗАПРЕТ, и в устройство введены блок выдержки времени, выполненный со статическим первым входом включени  отработки заданной временной задержки и вторым входом оперативного сброса наработанного текущего значени  выдержки времени в исходное нулевое значение , и выпр мительный блок, входы кото- рого подключены к входным выводам устройства дл  подключени  к фазам контролируемой сети, формирующий на своих выходных выводах посто нное напр жение при наличии на входных выводах устройст- ва по меньшей мере двух из трех синусоидальных напр жений контролируемой трехфазной сети, при этом выход элемента И подключен к второму входу блока выдержки времени, первый вход которого под- ключей к соответствующему выходному выводу выпр мительного блока и к первому входу исполнительного блока, второй вход которого подключен к выходу блока выдержки времени, при этом выводы питани  эле- ментов устройства подключены к соответствующим выводам выпр мительного блока.

В качестве первого входа блока выдержки времени и первого входа исполнитель- ного блока могут служить выводы питани  этих блоков.

Предлагаема  организаци  св зей между элементами устройства обеспечивает по вление однозначного сигнала на выходе элемента И при любом нарушении режима сети независимо от момента и места (какой- либо из фаз) его возникновени , что приводит к срабатыванию исполнительного блока и чем обеспечиваетс  сигнализаци  отсутстви  симметричного трехфазного напр жени  с заданным пор дком чередовани  фаз.

Таким образом, предлагаемое решение позвол ет повысить надежность устройства

дл  контрол  чередовани  фаз трехфазной сети и расширить его функциональные возможности в результате фиксации и исчезновени  напр жени  в любой из фаз, вызванного обрывом одного из линейных проводов или его коротким замыканием.

Кроме того, предлагаемое устройство характеризуетс  малым энергопотреблением , что позвол ет его питание, включа  исполнительный блок, осуществл ть от измерительных цепей и тем самым исключить необходимость цепи оперативного тока .

На чертеже представлена схема устройства .

Устройство дл  контрол  чередовани  фаз трехфазной сети содержит три входных вывода 1-3 дл  подключени  к фазам контролируемой сети, три входных преобразовател  4-6 однопол рных полуволн трех синусоидальных напр жений контролируемой трехфазной сети, сдвинутых одно относительно другого на 120 эл. град., в три последовательности пр моугольных импульсов , кажда  из которых формируетс  на выходе соответствующего преобразовател , два D-триггера 7 и 8, элемент 9 И, исполнительный блок 12. D-вход первого триггера 7 снабжен выводом дл  подключени  к шине 14 потенциала Логическа  единица, а выход второго D-триггера 8 подключен к первому входу элемента 9 И. Выход первого преобразовател  4 подключен к С-входу первого 7 и R-входу второго 8 D-триггеров. Выход второго преобразовател  5 подключен к С-входу второго D-триггера 8, D-вход которого подключен к пр мому выходу первого D-триггера 7, выход YpeTbero преобразовател  6 подключен к R-входу первого D-триггера 7 и к второму входу элемента 9 И. Входные преобразователи 4-6 выполнены так, что выходные импульсы каждого из них отделены временными интервалами от импульсов любого другого преобразовател . Исполнительный блок 12 выполнен со статическим разрешающим первым входом 13 установки в состо ние сигнализации Исправность и статическим запрещающим вторым входом 16 установки в состо ние сигнализации Неисправность, взаимодействующим с первым входом по логической схеме ЗАПРЕТ.

Блок 10 выдержки времени выполнен со статическим первым входом 11 включени  отработки заданной выдержки времени и вторым входом 15 оперативного сброса наработанного текущего значени  выдержки времени в исходное нулевое значение. Устройство содержит выпр мительный блок 17, входы которого подключены к входным выводам 1-3 устройства дл  подключени  к фазам контролируемой сети, формирующий на своих выходных выводах 18 и 19 посто нное напр жение при наличии на входных выводах устройства по меньшей мере двух из трех синусоидальных напр жений контролируемой трехфазной сети. Выход элемента 9 И подключен к второму входу 15 блока 10 выдержки времени, первый вход 11 которого подключен к соответствующему выходному выводу 18 выпр мительного блока 17 и к первому входу 13 исполнительного блока 12, второй вход 16 которого подключен к выходу блока 10 выдержки времени, при этом выводы питани  элемен- тов устройства подключены к соответствующим выходным выводам 18 и 19 выпр мительного блока.

Устройство работает следующим образом .

При подаче трехфазного напр жени  на вход устройства контрол  чередовани  фаз срабатывает исполнительный блок 12 и переходит в дежурный режим (состо ние сигнализации Исправность). Одновременно напр жение питани  поступает на остальные элементы схемы, вступаете работу блок 10 выдержки времени и начинаетс  отсчет выдержки времени.

При номинальном напр жении и пр - мом пор дке чередовани  фаз импульсы на выходах преобразователей 4-6 составл ют последовательность (очередность) 4-5-6- 4-5..., вызыва  поочередное переключение D-триггеров 7 и 8, в результате чего на вы- ходе элемента И 9 присутствует последовательность 10010010... Каждый импульс высокого уровн  (лог.1), поступа  на вход 15 блока 10 выдержки времени, сбрасывает в нуль наработанное текущее значение вы- держки времени, и на вход 16 исполнительного блока 12 сигнала на срабатывание не поступает, что соответствует нормальному режиму контролируемой трехфазной сети.

Если пор док чередовани  фаз наруша- етс  (например, нарушилс  пор док фаз В и С) или напр жение в любой из фаз понижаетс  ниже установленного (допустимого) значени , то измен етс  последовательность сигналов на выходах элементов 7 и 8, а на выходе элемента 9 вместо последовательности импульсов 10010... устанавливаетс  сигнал низкого уровн , что разрешает счет, т.е. отсчет заданной выдержки времени на срабатывание.

Применение в блоке 10 счетчика с переменным коэффициентом делени  или генератора с регулируемой частотой позвол ет измен ть задержку срабатывани  и тем самым обеспечить селективность защиты.

В случае кратковременного нарушени  режима сети, когда в течение заданного промежутка времени напр жение фаз восстанавливаетс , первый же импульс высокого уровн  с выхода элемента 9 производит сброс счетчика узла 10 в нулевое состо ние, что предотвращает ложное срабатывание исполнительного блока 12.

Кроме того, предлагаемое построение схемы повышает ее помехоустойчивость, так как в случае возникновени  в сети значительного импульсного перенапр жени  и его проникновени  по паразитным емкост м и сопротивлени м утечки вдоль схемы, импульс помехи, достигнув счетчика, сбрасывает его в нуль, но не сможет воздействовать на исполнительный блок 12. Потому схема работоспособна не только при синусоидальных напр жени х, но и в услови х значительных (до 40%) нелинейных искажений , вызываемых, например, работой тири- сторных преобразователей или сварочного оборудовани .

Claims (2)

1. Устройство дл  контрол  чередовани  фаз трехфазной сети, содержащее три входных вывода дл  подключени  к фазам контролируемой сети, три входных преобразовател  однопол рных полуволн трех синусоидальных напр жений контролируемой трехфазной сети, сдвинутых одно относительно другого не менее чем на 120 эл. град, в три последовательности пр моугольных импульсов, кажда  из которых формируетс  на выходе соответствующего преобразовател , два D-триггера, элемент И и исполнительный блок, причем D-вход первого триггера снабжен выводом дл  подключени  к шине потенциала Логическа  единица , а выход второго D-триггера подключен к первому входу элемента И, о т л и ч а ю- щ е е с   тем, что, с целью повышени  надежности и расширени  функциональных возможностей путем обеспечени  защиты ог обрыва фазы контролируемой сети, выход первого преобразовател  подключен к С-входу первого и R-входу второго D-триггеров , выход второго преобразовател  подключен к С-входу второго D-триггера, D-вход которого подключен к пр мому выходу первого D-триггера, выход третьего преобразовател  подключен к R-входу первого D-триггера и к второму входу элемента И, причем входные преобразователи выполнены так, что выходные импульсы каждого из них отделены временными интервалами от импульсов любого другого преобразовател , исполнительный блок выполнен со статическим разрешающим первым входом установки в состо ние сигнализации Исправность и статическим запрещающим вторым входом установки в состо ние сигнализации Неисправность , взаимодействующим с первым входом по логической схеме ЗАПРЕТ, и в устройство введены блок выдержки времени, выполненный с статическим первым входом включени  отработки заданной временной задержки и вторым входом оперативного сброса наработанного текущего знамени  выдержки времени в ее исходное нулевое значение, и выпр мительный блок, входы которого подключены к входным выводам vcTponcTBa дл  подключени  к фазам контролируемой сети, формирующий на своих выходных выводах посто нное напр жение при наличии на входных выводах устройства по меньшей мере двух из трех синусоидальных напр жений контролируемой трехфазной сети, при этом выход элемента И подключен к второму входу блока выдержки

времени, первый вход которого подключен к соответствующему выходному выводу выпр мительного блока и к первому входу исполнительного блока, второй вход которого подключен к выходу блока выдержки времени , при этом выводы питани  элементов устройства подключены к соответствующим выходным выводам выпр мительного блока .

2. Устройство по п.1, о т л и ч а ю щ е ес   тем, что первым входом блока выдержки времени и первым входом исполнительного блока служат выводы питани  этих блоков.