SU1734035A1

SU1734035A1 - Анализатор спектра

Info

Publication number: SU1734035A1
Application number: SU904813079A
Authority: SU
Inventors: Александр Михайлович Кудрявцев; Геннадий Алексеевич Гончаров
Original assignee: Нижегородский Научно-Исследовательский Приборостроительный Институт
Priority date: 1990-04-10
Filing date: 1990-04-10
Publication date: 1992-05-15

Abstract

Использование: радиоизмерительна техника, дл последовательного анализа электрических сигналов. Сущность изобретени : устройство содержит коммутатор 1, смеситель 2, блок 3 переменной задержки, сумматор 4 мощности, фильтр 5 промежуточной частоты, амплитудный детектор 6, синфазный делитель 7 мощности, делитель 8 мощности с переменным коэффициентом делени , преобразователи 9,11 и 15 код-напр жение и напр жение-код 10, перестраиваемый гетеродин 12, инвертор 13, функциональный преобразователь 14, блок 16 генерации и запоминани цифровых кодов , блок 17 индикатора. 1 ил.

Description

Ус

Ё

VJ СО

J о

со ел

Изобретение относитс к радиоизмерительной технике и может быть использовано при разработке анализаторов спектра последовательного действи .

Цель изобретени - увеличение динамического диапазона и расширение диапазона анализируемых частот.

На чертеже представлена структурна схема анализатора спектра.

Анализатор спектра содержит последовательно соединенные входной коммутатор 1, смеситель 2, блок 3 переменной задержки , сумматор 4 мощности, фильтр 5 промежуточной частоты, детектор 6 амплитудный, синфазный делитель 7 мощности, делитель 8 мощности с переменным коэффициентом делени , преобразователь 9 код-напр жение , преобразователь 10 напр жение - код, преобразователь 11 код-напр жение, перестраиваемый гетеродин 12, инвертор 13, функциональный преобразователь 14, второй преобразователь 15 код-напр жение, блок 16 генерации и запоминани цифровых кодов, блок 17 индикатора.

Анализатор спектра работает следующим образом.

Исследуемые колебани подаютс через входной коммутатор 1 на один из входов смесител 2, на другой вход смесител 2 подаютс колебани перестраиваемого гетеродина 12. С выхода блока 3 переменной задержки сигнал поступает на один из входов сумматора 4 мощности. Инвертированные по фазе инвертором 13 и ограниченные по амплитуде в функциональном преобразователе 14 колебани гетеродина 12 с второго плеча синфазного делител 7 мощности через делитель 8 мощности подаютс на другой вход сумматора 4 мощности . На выходе синфазного сумматора 4 мощности формируетс колебание преобразованного сигнала и сигнала нулевого отклика с амплитудой, пропорциональной разности уровней колебаний на его входах и отклонению разности фаз этих колебаний от л . Отключив входной сигнал от входа смесител 2 с помощью входного коммутатора 1 и установив частоту перестраиваемого гетеродина 12 путем подачи на него соответствующего кода с блока 16 генерации и запоминани цифровых кодов, равной промежуточной частоте (ПЧ), производитс калибровка анализатора спектра. При этом сигнал нулевого отклика детектируетс амплитудным детектором 6, преобразуетс в цифровой код преобразователем 10 напр жение-код , измер етс в блоке 16 генерации и запоминани цифровых кодов и имеет максимальную величину.

В блоке 16 генерации и запоминани цифровых кодов генерируютс и подаютс на преобразователи 9 и 15 код-напр жение цифровые коды, соответствующие нулевому

уровню сигнала управлени блоками 3 переменной задержки и делител 8 мощности с переменным коэффициентом делени . Затем измен етс уровень посто нного напр жени балансировки смесител 2 и

0 фиксируетс код управлени , при подаче которого на преобразователь 11 код-напр жение блоком 16 генерации и запоминани цифровых кодов измер етс минимальный уровень нулевого отклика. Этот код запоми5 наетс блоком 16. Далее, зафиксировав этот код на преобразователе 11 код - напр жение с блока 16 подаютс цифровые коды на преобразователь 9 код-напр жение и по минимальному значению сигнала нулевого от0 клика, измер емому блоком 16, фиксируетс и запоминаетс цифровой код управлени , соответствующий такому уровню посто нного напр жени преобразовател 9 код-напр жение, при котором

5 устанавливаетс фаза (задержка) сигнала нулевого отклика, обеспечивающа условие противофазности дл когеррентных сигналов на входах плеч сумматора 4 мощности. После определени и фиксации кода на пре0 образователе 9 код-напр жение блок 16 генерации и запоминани цифровых кодов генерирует последовательность цифровых кодов и подает их на преобразователь 15 код-напр жение, что приводит к изменению

5 коэффициента делени делител 8 мощности с переменным коэффициентом делени и дальнейшему уменьшению уровн нулевого отклика, измер емого блоком 16 генерации и запоминани цифрового кода.

0 Поскольку значение частоты преобразованного (полезного) сигнала на выходе смесител 2 всегда отличаетс от частоты гетеродина 12, то одновременное выполне5 ние условий когерентности и равенства амплитуд в тракте сигнала неосуществимо. Таким образом, сигнал нулевого отклика на экране индикатора анализатора спектра будет значительно подавлен, а полезный сигнал

0 (полезные спектральные составл ющие), подлежащий измерению, будет воспроизводитьс без искажени и маскировани , вызываемого нулевым откликом и св занными с ним компонентами шумов и помех.

Claims

5 Формула изобретени

Анализатор спектра, содержащий последовательно соединенные входной коммутатор и смеситель, а также последовательно соединенные фильтр промежуточной частоты , амплитудный детектор, преобразователь напр жение-код и блок генерации и запоминани цифровых кодов, первый выход которого подключен к управл ющему входу входного коммутатора, второй выход через преобразователь код-напр жение подключен к управл ющему входу смесител , третий выход подключен к входу гетеродина, при этом индикатор подключен к выходу амплитудного детектора, отличающий- с тем, что, с целью увеличени динамического диапазона и расширени диапазона анализируемых частот, в него дополнительно введены два преобразовател код-напр жение , последовательно соединенные блок переменной задержки и синфазный сумматор мощности, а также последовательно соединенные синфазный делитель мощности, инвертор, функциональный преобразователь и делитель мощности с переменным коэффициентом делени , при этом синфазный делитель мощности включен между выходом гетеродина и вторым входом смесител , выход которого подключен к

входу блока переменной задержки, четвертый выход блока генерации и запоминани цифровых кодов через второй преобразователь код-напр жение подключен к управл ющему входу делител мощности с

переменным коэффициентом делени , выход которого подключен к второму входу синфазного сумматора мощности, п тый выход блока генерации и запоминани цифровых кодов через третий преобразователь

код-напр жение подключен к управл ющему входу блока переменной задержки, а выход сумматора мощности соединен с входом фильтра промежуточной частоты.