SU1723670A1 - Логический элемент на переключении тока - Google Patents

Abstract

Изобретение относитс  к импульсной технике, в частности, к логическим элементам на переключении тока и может быть использовано в сверхскоростных интегральных схемах дл  построени  комбинационной части логических схем. Цель изобретени  - расширение функциональных возможностей логического элемента на переключении тока путем реализации функции трех переменных. Логический элемент на переключени тока содержит семь транзисторов , резистор, два источника тока, две шины опорного напр жени , три входа, выход , шесть дополнительных транзисторов и дополнительный источник тока. Введение шести дополнительных транзисторов, до- полнителього источника тока и третьего входа позвол ет расширить функциональные возможности логического элемента за счет реализации функции трех переменных F - xi X2 хз + Х1-Х2-ХЗ при обеспечении максимального быстродействи  и сохранении стабильности уровн  логического О на выходе без использовани  диодного фиксатора потенциалов . 1 ил,, 1 табл.

Description

Изобретение относитс  к импульсной технике в частности к логическим элементам на переключении тока, и может быть использовано в сверхскоростных интегральных схемах дл  построени  комбинационной части логических схем.

В р де случаев при построении ЭСЛ схемы, выполненной на двух уровн х переключени  тока, требуетс  реализовать функцию

F(X1, Х2, ХЗ) Х1 -Х2 ХЗ + Х1 -Х2 ХЗ,

причем задержка переключени  от любой переменной при этом должна быть минимальна .

Известен метод построени  функций трех переменных на одном переключаемом токе при трех  русах его переключени  1. Однако при стандартном пороге насыщени  UK6 - IA ил/2|, где Дил - логический перепад на выходе, в схеме построенной этим методом, происходит насыщение переключающего транзистора при комбинации xi Х2 0, хз 1. Кроме того, задержка прохождени  сигнала, подаваемого на нижний  рус, оказываетс  значительно больше задержки прохождени  сигнала, подаваемого на верхний  рус.

Кроме того, значительное число БМК ЭСЛ-типа ориентировано на два уровн  переключени  тока, что также заставл ет ограничиватьс  двум  уровн ми,

Известны элементы 2, выполненные на двух и более токовых ключах, с двум  уровн ми переключени  тока, причем максимальна  задержка таких элементов примерно равна задержке одного токового ключа.

Однако в элементе, построенном данным образом, через резистор, формирующий логический перепад, может одновременно протекать 0,1, 2 и более токов токовых ключей . Дл  стабилизации уровн  логического нул  в элемент введен параллельно этому резистору ограничительный диод, что, однако , не позвол эт сохран ть достаточно ста- бильный уровень логического нул  и приводит к увеличению задержки.

Наиболее близким по технической сущности  вл етс  элемент 3, реализующий функцию R(xi,. Х2) XT-Х2 + ХГХ2 на двух уровн х переключени  тока, т.е. он формирует функцию,  вл ющуюс  частным случаем требуемой, при хз 0.

Недостатком этого элемента  вл етс  невозможность реализации функций F(xi. Х2, хз) . + х1 Х2тхз от трех пере- менных, кажда  из которых отлична от const.

Целью изобретени   вл етс  расширение функциональных возможностей логического элемента на переключении тока путем реализации функции трех переменных.

Цель достигаетс  тем, что в логический элемент на переключении тока, содержащий семь транзисторов, резистор, два источника газа, две шины опорного напр жени , два входа и выход, причем первый и второй транзисторы выполнены с объединенными эмиттерами, которые подключены к первому источнику тока, коллектор первого транзистора соединен с эмиттерами третьего и четвертого транзисторов, коллектор второго - С( эмиттерами п того и шестого транзисторов, а база - с первой шиной опорного напр жени , базы четвертого и п того транзисторов объединены и подключены к второй шине опорного напр жени , база первого транзистора соединена с эмиттером седьмого и с вторым источником тока, база седьмого транзистора соединена с первым входом, базы третьего и шестого транзисторов соединены с вторым входом, коллекторы четвертого и шестого транзисторов подключены к первому выводу резистора и к выходу, коллекторы третьего и п того транзисторов подключены к коллектору седьмого транзистора и второму выводу резистора, согласно изобретению , введены шесть дополнительных

транзисторов, дополнительный источник тока, третий вход, причем эмиттеры первого и второго дополнительных транзисторов соединены с дополнительным источником , коллектор первого дополнительного транзистора соединен с эмиттерами третьего и четвертого дополнительных транзисторов , база первого дополнительного транзистора соединена с эмиттером седьмого транзистора, база второго дополнительного транзистора - с первой шиной опорного напр жени , база третьего дополнительного транзистора - с базами п того и шестого дополнительных транзисторов и с третьим входом, а коллектор - с коллекторами п того дополнительного и шестого транзисторов, база четвертого дополнительного транзистора соединена с второй шиной опорного напр жени , а

коллектор - с коллекторами второго и шестого дополнительных и третьего транзисторов , эмиттер п того дополнительного транзистора соединен с эмиттером п того транзистора, эмиттер шестого дополнительного транзистора - с эмиттером третьего транзистора.

Предложенный элемент обладает новизной и существенными отличи ми. Введение дополнительных элементов, указанных в

формуле изобретени , позвол ет реализовать ФУНКЦИЮ F(X1, Х2.ХЗ) Х1 Х2 ХЗ+ Х1 -Х2-ХЗ,

причем через резистор протекает одновременно не более одного тока первого источника тока или первого дополнительного

источника тока, и поэтому не требуетс  подключени  ограничительного диода, а задержка практически равна задержке схемы, реализующей функцию R(xi, x2).

Ни одного известного элемента, позвол ющего реализовать аналогичную функцию аналогичным образом, не обнаружено. На чертеже представлена электрическа  схема логического элемента на переключении тока, реализующего функцию:

F(X|, Х2, Хз) Х1 4Х2 ХЗ + Х1 ХЗ.

Логический элемент на переключении тока содержит семь транзисторов 1-7, резистор 8, два источника 9, 10 тока, две шины 11,12 опорного напр жени , два входа 13 и

14 и выход 15, причем первый и второй транзисторы 1, 2 выполнены с объединенными эмиттерами, которые подключены к первому источнику 9 тока, коллектор первого транзистора 1 соединен с эмиттерами

третьего и четвертого транзисторов 3, 4, коллектор второго транзистора 2-е эмиттерами п того и шестого транзисторов 5, 6, а база - с первой шиной 11 опорного напр жени , базы четвертого и п того транзисторов 4,5 подключены к второй шине 12 опорного напр жени , база первого транзистора 1 соединена с эмиттером седьмого транзистора 7 и с вторым источником 10 тока, база седьмого транзистора 7 соеди- нена с первым входом 13, базы третьего и шестого транзисторов 3, 4 соединены с вторым входом 14, коллекторы четвертого и шестого транзисторов 4, 6 подключены к-первому выводу резистора 8 и к выходу 15, коллекторы третьего и п того транзисторов 3, 5 подключены к коллектору седьмого транзистора 7 и второму выводу резистора 8.

В элемент введены шесть дополнитель- ных транзисторов 16-21, дополнительный источник 22 тока, третий вход 23, причем эмиттеры первого и второго Дополнительных транзисторов 16,17 соединены с дополнительным источником 22 тока, коллектор первого дополнительного транзистора 16 соединен с эмиттерами третьего и четвертого дополнительных транзисторов 18, 19, база первого дополнительного транзистора 16 соединена с эмиттером седьмого транзи- стора 7, база второго дополнительного транзистора 17 - с первой шиной 11 опорного напр жени , база третьего дополнительного транзистора 18 - с базами п того и шестого дополнительных транзисторов 20, 21 и с третьим входом 23, а коллектор - с коллекторами п того дополнительного транзистора 20 и коллектором шестого транзистора 6, база четвертого дополнительного транзистора 19 соединена с вто- рой шиной 12 опорного напр жени , а коллектор - с коллекторами второго и шестого дополнительных транзисторов 17, 21 и коллектором третьего транзистора 3, эмиттер п того дополнительного транзистора 20 соединен с эмиттером п того транзистора 5, а эмиттер шестого дополнительного транзистора 21 - с эмиттером третьего транзистора 3,

Логический элемент на переключении тока функционирует следующим образом.

На входы 13, 14, 23 подаютс  сигналы, соответствующие уровню логического О или 1. В таблице представлены пути протекани  токов первого источника тока 9 (И) и дополнительного источника 22 тока (te) при различных комбинаци х входных сигналов (всего комбинаций 23 8), а также значение на выходе 15 (в случае, когда один из токов протекает через резистор 8, на выхо- де 15 формируетс  уровень логического О, в противном случае - уровень логической 1).

Как следует из таблицы, логический элемент действительно реализует функцию

F(xi, X2, хз) хгха хз + хгх2 , причем одновременно через резистор 8 протекает не более одного тока (или И, или 2), т.е. уровень логического D остаетс  посто нным .

Таким образом, предложенный логический элемент по сравнению с известным позвол ет реализовать функцию от трех переменных, т.е. расширить функциональные возможности, и при этом задержка остаетс  практически равной задержке элемента, реализующего функцию от двух переменных.

Claims (1)

1. Формула изобретени  Логический элемент на переключении тока, содержащий семь транзисторов, резистор , два источника тока, две шины опор- ного напр жени , два входа и выход, первый и второй транзисторы выполнены с объединенными эмиттерами, которые подключены к первому источнику тока, коллектор первого транзистора соединен с эмиттерами третьего и четвертого транзисторов , коллектор второго - с эмиттерами п того и шестого транзисторов, а база - с первой шиной опорного Напр жени , базы четвертого и п того транзисторов подключены к второй шине опорного напр жени , база первого транзистора соединена с эмиттером седьмого и с вторым источником тока, база седьмого транзистора соединена с первым входом, базы третьего и шестого транзисторов соединены с вторым входом, коллекторы четвертого и шестого транзисторов подключены к первому выводу резистора и к выходу, коллекторы третьего и п того транзисторов подключены к коллектору седьмого транзистора и второму выводу резистора, отличающийс  тем, что, с целью расширени  функциональных возможностей, в элемент введены шесть дополнительных транзисторов , дополнительный источник тока, третий вход, причем эмиттеры первого и второго дополнительных транзисторов соединены с дополнительным источником тока, коллектор первого дополнительного транзистора соединен с эмиттерами третьего и четвертого дополнительных транзисторов, база первого дополнительного транзистора соединена с эмиттером седьмого транзистора , база второго дополнительного транзистора - с первой шиной опорного напр жени , база третьего дополнительного транзистора -с базами п того и шестого дополнительных транзисторов и с третьим входом, а коллектор - с коллекторами п того дополнительного транзистора и коллектором шестого транзистора, база четвертого дополнительного транзистора соединена с второй шиной опорного напр жени , а коллектор - с коллекторами второго и шестого дополнительных транстора , эмиттер п того дополнительного транзистора соединен с эмиттером п того транзистора, а эмиттер шестого дополнительного транзистора - с эмиттером третье

   зисторов и коллектором третьего транзи- 5 го транзистора.

   Пути протекани  токов источников Ь и г

   Примечание. Протекание тока по пути коллектор -.эмиттер транзистора с номером I обозначено как П, а протекание тока через резистор 8 как R. Запись - СП + Tj) - гозначает, что ток протекает параллельно через оба транзистора (после них он вновь складываетс ).