SU1714682A1 - Ассоциативное оперативное запоминающее устройство - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, в частности к запог^нающим устройствам, и может быть использовано в цифровых системах параллельной обработки информации. Цель изобретени  -уменьшение информационной избыточности и упрощение устройства. Устройство содер^ жйт блок пйм ти, выходной регистр, адрес-^ ный комм'утатор» промежуточный коммутатор, коммутатор записи, входной коммутатор, регистр числа, регистр началь-.ного адреса, регистр промежуточного хранени , регистр текущего адреса, реверсивный счетчик, регистр признака опроса, первый злемент неравнозначности, мультиплексор, второй и третий элементы нерав- нозначности, элемент И, элемент ИЛИ, инвертор, блок управлени . Цель изобретени  достигаетс  тем. что информаци  в блоке пам ти хранитс  в виде п- русного графа (п-разр дн^сть), причем кажда  вершина I-  руса (I = ITiT) соответствует подмножеству записанных слов, совпадающих в i старших разр дах. Соответственно весь обьем блока пам ти разделен по числу  русов на п зон. кажда  из которых содержит m  чебк разр дностью (Iog2m + 3). Три младщих разр да каждой  чейки содержат маркерные биты Д.у.а, указывающие соответственно на соответствие  чейки вершине гра^а (/9=1), на наличие ветвлени  в вершине графа (у = ~1), на значение i-ro бита пoдм)^oжecтвa слов, соответствующих  чейке в

Description

ва). три младших разр да которого  вл ютс  маркерными, а г старших - информационными , адресный коммутатор 3, промежуточный коммутатор 4, коммутатор 5 записи; входной коммутатор б, адресные входы 7 устройства, регистр 8 числа, информационные выходы первой группы 9устройства , регистр 4Ю начального адреса, регистр 11 промежуточного хранени , k-разр дный регистр 12 текущегоадреса (k i logan, n разр дность слов, хранимых в ассоциативном запоминающем устройстве), реверсивный счетчик 13, информационные входы 14 устройства, регистр 15 признака опроса, информационные выходы второй группы 16 устройства, первый элемент 17 неравнозначности , мультиплексор 18, второй элемент 19 неравнозначности, третий элемент 20 неравнозначности, элемент И 21, элемент ИЛИ 22, инвертор 23,

Кроме того, ассоциативное оперативное запоминающее устройство содержит блок 24 управлени , входами которого  вл ютс  выход 25 переполнени  реверсивного счетчика 13, выход 26 второго разр да выходного регистра 2, выход 27 третьего разр да указанного регистра, выход 28 первого элемента 17 неравнозначности, выход 29 элемента И 21, выход 30 элемента ИЛИ 22, а выходами блока 24 управлени   вл ютс  соответственно вход 31 управлени  приемом кода регистра 8 числа, вход 32 управлени  приемом кода регистра 10 начального адреса, вход 33 управлени  приемом кода регистра текущего адреса 12, объединенные входы 34 управлени  считыванием блока Гпам ти и приема кода выходного регистра .2, вход 35 управлени  приемом кода регистра 11 промежуточного хранени , вход 36 управлени  приемом кода регистра 15 признака опроса. Управл ющие входы: 37 входного коммутатора 6; 38 - коммутатора 5 записи; 39 - адресного коммутатора 3: 40 - промежуточного коммутатора 4; 4,1 - мультиплексора 18, вход 42 установки О и вход 43 установки в Г всех разр дов реверсивного счетчика 13, суммирующий счетный вход 44, вычитающий счетный вход 45, вход 46 управлени  реверсивного счетчика 13, вход 47 управлени  записью блока 1 пам ти , второй 48 и третий 49 младшие разр ды информационных входов блока 1 пам ти, вход 50 управлени  сдвигом, вход 51 установки в 1 и вход 52 установки и О всех разр дов регистра 15 признака опроса, второй вход 53 третьего элемента 20 неравно5начности , третий вход 54 мультиплексора 18. Внешними входами блока-24 управлени   вл ютс  входы 55 задани  кода команды , внешний вход 56 задани  направлени 

поиска, выходамиблока 24 управлени   вл ютс  выход 57 Положительный результанте операции и выход 58 Отрицательный результат операции.

Блок 24 управлени  может быть выполнен в виде микропрограммного устройству управлени  (фиг.2) и содержит блок 59 пог сто нной пам ти начальных адресов микрсипрограмм , блок 60 элементов ИЛИ, счетчик

6t адреса микрокоманд мультиплексор 62 условий ветвлени  микропрограмм, элемент И 63, элемент ИЛИ 64, вход 65 тактовых импульсов, блок 66 посто нной пам ти микропрограмм, регистр 67 микропрограмм , выходы 31-54,57 и 58  вл ютс  выходами блока 24 у правлени , а выходы 68 и 69 подключены соответственно к входам установки в Г и О триггера 70, выход 71 которого  вл етс , как и входы 25-30 блока

24 управлени , входом мультиплексора 62. вход 72  вл; етс  входом начальной установки .

Информаци  в блоке 2 пам ти в виде п- русного графа (п - разр дность), причем

кажда  вершина 1-го  руса (i 1,п) соответствует подмножеству хран щихс  слов, совпадающих между собой в I старших разр дах. Соответственно число вершин на i-M уровне графа равно количеству слов, отличающихс  в I старших разр дах. Кажда  из вершин содержит информацию о ветвлении на 1-м  русе. Вершины нижнего п-го уровн  соответствуют словам, хран щимс  в блоке 1 пам ти.

Соответственно объем блока 1 пам ти разбит по числу  русов графа на п зон, адресуемых кодом с выходом счетчика 13. Кажда  из зон содержит m  чеек разр дностью (logam + 3). В пределах зоны;  чейки

адресуютс  кодом с выходом адресного коммутатора 3. Три младших разр да каждой  чейки содержат маркерные биты соответственно а,/3, у, а остальные разр ды указывают на адрес ветвлени . Единичное

значение бита)3 указывает на соответствие  чейки вершине графа. Единичное значение бита у указывает на наличие ветвлени  в вершине, соответствующей данной  чейке. В случае наличи  ветвлени   чейке в } -зоне

сответствуют две  чейки в (1+1)-й зоне, причем адрес в зоне одной из них совпадает с адресом в зоне рассматриваемой  чейки из 1-й зоны, а адрес другой указываетс  в информационных разр дах  чейки из 1-й зонь|.

Бита соответствует значению 1-го бита подмножества слов, соответствующих  чейке в {1+1)-й зоне, адрес которой совгтадает с адресом в зоне i  чейки, порождающей ветвление . При этом в  чейке -и зоны, адрес

которой указываетс  порождающей ветвление  чейки, указывае с  адрес последней, бит о. равен нулю.

Если вершине соответствует нескЬлько слов с различными адресами, то адрес соответствующей этой вершине  чейки определ етс  адресом слова, записанного раньше по времени. Организаци  хранени  информации в блоке 1 пам ти может быть иллюстрирована следующим примером.

Пусть в блок 1 пам ти последовательно записываютс  8-разр дные слова по соответствующим адресам; 2,3,1,0 (п 8, m 4)

101Q1100 -2

01111111.3

10111101 -1

10101101 -О

Соответствующий граф представлен на фиг.9.

Информаци  в АЗУ разместитс  согласно таблице..

Устройство работает следующим образом ..

В устройстве реализуютс  с.педующие команды, код которых поступает на входы 55: Запись информации по адресу ; Считывание информации по адресу ; Исключение информации по адресу ; Поиск адреса  чейки, содержимое которой совпадает с заданным признаком опроса : Поиск адреса  чейки, содержащей экстремальный (минимальный или максимальный) Поиск адреса, содержащего код,  вл ющийс  ближайшим (большим или меньшиУл) к заданному признаку опроса.

При записи слова в блоке 1 пам ти кода команда Запись информации по адресу подаетс  на входы 55, одновременно адрес подаетс  на адресные входы 7 устройства, а само слово - на информационные входы .14 устройства. Алгоритм выполнени  команды записи представлен на фиг.З. В частности , блок 24 управлени  с получением команды записи по входам 55 формирует единичные сигналы на своих выходах 31, 36 и 42, а на выходах 37 код 00, который управл ет работой коммутатора 6 таким образом , что адресные входы 7 оказываютс  скоммутированными на входы регистра 8 числа (соответственно, под действием сигнала с выхода 31 код адреса фиксируетс  на регистре 8 числа). Одновременно, под управлением сигнала на выходе 36 на регистре 15 фиксируетс  код слова, подлежащего записи, по сигналу на выходе 42 счетчик 13 устанавливаетс  .

В следующем такте (блок 2 на фиг.З) блоком 24 управлени  формируетс  код 10 на выходах 39 и единичные сигналы на выходах 34.40,35, по которым соответственно

коммутируетс  код, хран щийс  на регистре 10 начального адреса,коммутатором 3 на адресные входы младших разр дов блока 1 пам ти, производитс  считывание соответствующей  чейки блока 1 пам ти на выходной регистр 2, коммутаци  через коммутатор 4 и прием на регистр 11 промежуточного хранени  кода с регистра 10 начального адреса. В содержательном.плане приведенные микрооперации соответствуют опросу  чейки, соответствующей корню графа, адрес которой хранитс  на регистре 10 начального адреса (в приведенном примере -  чейка с адресом 10 в зоне 000). Если значение бита у5 в считанном слове равно нулю (сигнал на входе 26 блока 24 управлени  равен нулю), то корень дерева отсутствует, т.е. в блоке 1 пам ти не записано ни одного слова. В этом случае записываемое слово будет первым и его адрес станет адресом корн  дерева слов, хран щихс  в устройстве. Дл  этого блок 24 управлени  сигналами с выходов 32,35,40, кодом 11 с выходов 39 инициирует запись содержимого регистра 8 числа через адресный коммутатор 3 на регистр 10 начального адреса и регистр, 11 промежуточного хранени  (блок 3 алгоритма на фиг.З).

Если значение бита/ (сигнал на входе 26) равно единице, то работой блока 24 управлени  управл ет сигнал совпадени , формируемый на его входе 30- Указанный сигнал и.меет единичное значение, если текущий разр д признака опроса равен биту а считанного слова либо бит ссылки у не равен нулю, и формируетс  на выходе элемента ИЛИ 22. Фактически единичное значение сигнала на входе 30 свидетельствует о том, что в блоке 1 пам ти хран тс  слова, совпадающие в текущем и предшествующих разр дах с записываемым. В этом случае анализируетс  сигнал с выхода элемента И 21 (вход 29 блока 24 управлени ). Указанный сигнал имеет нулевое значение , если записываемое слово совпадает текущим разр дом со словом, лежащим в корне дерева слов. В этом случае необходимо в следующей зоне обращатьс  к  чейке , имеющей тот же адрес, что и  чейка, считанна  в текущей зоне. Указан ма  операци  обеспечиваетс  выполнением в следующем такте (блок 3 алгоритма на фиг.З) выдачи блоком 24 управлени  сигналов с выходов 44,50, по которым соответственно увеличиваетс  на единицу содержимое реверсивного .счетчика 13 (осуществл етс  переход к последующей зоне и сдвигаетс  содержимое регистра 15 признака опроса), т.е. при рбращении к последующей зоне

блока 1 пам ти анализируетс  знамени последующего разр да признака опроса.

Если сигнал на входе 29 блока 24 управлени  равен логической единице, то это значит , что записываемое слово совпадает в текущем разр де со словом, на адрес котоiporo указывает ссылка ветвлени . В этом случае в последующей зоне-необходимо анализировать содержимое  чейки с адресом , указанным в поле ссылки  чейки, считанной в текущей зоне. Дл  этого в последующем такте (Ьлок 5 алгоритма на фиг.З) блок управлени  формирует единичные сигналы на выходах 35,44,60, по которым соответственно содержимое поле ссылки выходного регистра 2 через коммутатор 4 (сигнал на управл ющем входе 40 которого равен нулю) записываетс  на регистр 11 промежуточного хранени , содержимое реверсивного счетчика 13 увеличиваетс  на единицу и содержимое регистра 15 признака опроса сдвигаетс  на один разр д. При отсутствии сигнала переполнени  на входе 25 производитс  считывание содержимого  чейки в следующей зоне (фиг.З, блок 9), кот-орое обеспечиваетс  выдачей блоком 24 кода 01 на выходе 39 и единичного сигнала на выходе 34. Цикл анализа повтор етс .

В случае, если при опросе  чейки блока 1 пам ти на входе 30 блока 24 управлени  будет сформирован сигнал нулевого уровн  (что соответствует отсутствию ранее записанных слов, совпадающих в предшествующ м и текущем разр де с записываемым), то необходимо выставить маркерный бит у пе|№хода в единицу, в поле ссылки указать адрес записываемого слова применительно к считанной в текущей зоне  чейки и запиеать в  чейку по адресу вводимого адреса  чейки, котора  содержит ссылку. Дл  этого блок 124 управлени  (блок 6 алгоритма на фиг.З) формирует код 01 на выходах 39, код 10 на выходах 38, код 00 на выходах 41, единичные сигналы на выходах 47-49., которые инициируют запись в  чейку , адрес которой содержитс  в регистре 11 промежуточного хранени  (т.е. в  чейку, содержимое которой считывалось в предшествующем такте считцвани ) маркерного бита .cf:этой же  чейки без изменени  (через элемент 20 неравнозначности, на второй вход 53 которого подаетс  нуль, и мультиплексор 18), единицы в маркерный бит /9 (с выхода 48), единицы в маркерный бит у (с выхода 49), адреса, содержащегос  на регистре 8 числа (через коммутатор 5 записи).

В следующем такте (блок 7 алгоритма на фиг.З) блоком 24 управлени  формируетс 

код 11 на выходах 39, код 01 на выходах 38, единичные сигналы на выходах 47,44,50, которые обеспечивают запись в блок 1 пам ти по адресу, содержащемус  в регистре 8 числа , нул  в маркерные биты/3,х (с выходом 48,49), адреса,содержащегос  на регистре 11 промежуточного хранени  через коммутатор 5 записи; а также увеличение на единицу содержимого реверсивного счетчика 13 и

сдвига содержимого регистра 15 признака опроса.

Если при увеличении содержимого реверсивного счетчика 13 возникает сигнал переполнени , который поступает на вход

25 блока 24 управлени , то операци  записи заканчиваетс . В противном случае в следующей зоне записываетс  по адресу вводимого слова бит /3 присутстви  и текущий разр д признака опроса в бит а. Дл  этого

блок 24 управлени  формирует коД 11 на выходах 39, код 01 на выходах 41 и единичные сигналы на выходах 47,48,44,50, которые обеспечивают запись по адресу из регистра 8 числа единицы в Маркерный блт

(с выхода 48) и бита текущего разр да записываемого слова в регистре 16 в маркерный бит а (через элемент 17 неравнозначности, на второй выход 56 которого подаетс  нулевой сигнал, и мультиплексор 18), производитс  также увеличение содержимого счетчика 13 и сдвиг регистра 15. При отсутствии сигнала переполнени  счетчика 13, подаваемого на вход 25, указанные действи  (блок 8 алгоритма на фиг.З) повтор ютс . По окончании процесса записи блок 24 управлени  выдает сигнал на выходе 57 устройства .

. При исключении слова из блока 1 пам ти код команды Исключение информации

по адресу ; подаетс  на входы 55,,. одновременно адрес подаетс  на адресные входы 7 устройства. Алгоритм выполнени  команды исключени  представлен на фиг.4. Блок 24 управлени  в первом такте (блок 1

алгоритма на фиг.4) формирует код 00 на выходах 37,единичные сигналы на выходах 31,43,69, KOTOpbie обеспечивают запись адреса исключаемого слова с входов 7 на регистр 8 числа, установку всех разр дов

реверсивного счетчика 13 в единицу, установку триггера 70 в О.

В следующем такте производитс  считывание содержимого  чейки с адресом исключаемого слова на выходной регистр 2. Это

обеспечиваетс  выдачей блоком 24 управле ни  (блок 2 алгоритма на фиг.4) кода 11 на выходах 39 и единичного сигнала на выходе 34. Если бит/S равен единице, то анализируетс  Состо ние триггера 70. индицируемое сигналом на входе 71 блока 24 управлени . Если триггер 70 установлен в О, то анализируетс  бит усчитанного из блока 1 пам ти слова (вход 27). Если бит у равен нудю, то считанное слово не содержит ссылок и, следовательно, исключение слова в текущей зоне состоит в установке маркернога бита /3 в О. Далее блок 24 управлени  формирует код 11 на выходах 39, единичные сигналы на выходах 47,45 (блок 3 алгоритма на фиг.4). которые обепечивают запись нул  (с выхода 48) в маркерный бит S  чейки, адрес которой определ етс  соержимым регистра 8 числа. Одновременно содержимое реверсивного счетчика 13 уменьшаетс  на единицу. Ог1 ть повтор етс  цикл считывани , если нет сигнала на входе 25.

Если исключаема   чейка в текущей зо не содержит ссылку, а триггер 70 установлен в то указанна  ситуаци  соответствует тому, что от исключаемой ветви графа, хран щегос  в блоке 1 пам ти, отходит неисключаема  ветвь. Признаком наличи  такой ветви, отход щей от исключаемой ,  вл етс  единичное состо ние триггера 70. Поэтому при обнаружении ветвлени  в исключаемой ветви триггер 70 необходимо установить в продублировать-исключаемую ветвь по адресу отход щей. Дл  этого адрес отход щей ветви графа следует зафиксировать на регистре 11 промежуточного хранени . Блок 24 управлени  формирует (блок 4 алгоритма на фиг.4) код 00 на выходах 39, код 00 на выходах 4l и единичные сигналы на выходах 35,47,48,68,53, которые инициируют передачу кода из выходного регистра 2 через открытый нулевым сигналом с выхода 40 блока 24 Коммутатор 4 на регистре 11 промежуточного хранени  и запись в  чейку с адресом, определ емым кодом ссылки на выходном регистре 3 единичного маркерного бита /9 (с выхода 48) и бита а , формируемого как инверси  аналогичного бита исключаемого слова.(указанна  инвер: си  осуществл етс  элементом 20 неравнозначности , на вход 53 которого подаетс  единичный сигнал), поскольку текущий бит слова, ветвь которого отходит от исключа мого, не совпадает с текущим битом исключаемого слова. Далее выполн етс  описанный такт установки в О маркера присутстви  исключаемого слова (блок 3 алгоритма на фиг.4).

ЕСЛИ при анализе  чейки, соответствующей в текущей зоне исключаемому слову, риггер70 установлен в О, то анализ11рует  бит у считанного слова, которы( указывает на наличие ветвлени  на более высоких

уровн х графа. Так, если бит у равен единице (имеетс  сигнал единичного уровн  на выходе 27 блока 24 управлени ), то необходимо переписать по адресу, хран щемус  в

регистре 11 промежуточного хранени , содержимое исключаемой  чейки, а в поле ссылки  чейки, на которую имеетс  ссылка в исключаемой  чейке, записать адрес, хран щийс  на регистре 11 промежуточного

хранени . Указанные микрооперации выполн ютс  в два такта. В первом такте (блок 5 алгоритма на фиг.4) блок 24 управлени  формирует код 01 на выходах 39, код 10 на выходах 38, код 00 на выходах 41, единичные сигналы на выходах 47-49, которыми обеспечиваетс  запись маркерного разр да а из регистра 2 (через элемент 20 неравнозначности , на второй вход 53 которого подаетс  нулевой сигнал, и мультиплексор 18) в

поле маркера С .запись единиц в поле остальных маркернь1х разр дов, запись кода с регистра 2 в поле ссылки  чейки, адрес которой определ етс  кодом, хран щимс  на регистре 11. Во втором такте (блок 6

алгоритма на фиг.4) блок 24 управлени  формирует код 00 на выходах 39, код 01 на выходах 38, единичные сигналы на выходе 47, которые обеспечивают запись в  чейку по адресу, определ емому кодом, хран щимс  на регистре2 маркерного бита /б, равного нулю, кода с регистра 11 промежуточного хранени . После указанных корректировок при ненулевом коде на счетчике 13 осуществл етс  переход к описанному такту установки в О маркера присутстви  исключаемого слова (блок 3 алгоритма на фиг.4). Если исключаемое слово на текущем уровне графа не содержит ветвлений (V (27) 0), то содержимое исключаемой  чейки

переписываетс ,по адресу, зафиксированному в регистре 11 промежуточного хранени . Соответственно, блок 24 управлени  формирует код 01 на выходах 39, код 10 на выходах 38, кодОО на выходах 11 и единичные

сигналы на выходах 47,4« (блок 7 алгоритма на фиг.4), которые обеспечивают выполнение указанной записи. Дальше следует такт установки в О маркера присутстви  исключаемого слова (блок 3 алгоритма на фиг.4),

если все разр ды счетчика 13 не обнулены. Если при анализе считанной в текущей зоне  чейки, соответствующей исключаемому слову  чейки, обнаружитс , что маркерный бит ft присутстви  равен нулю , то это

означает, что исключаема  ветвь графа на текущем уровне ответвл етс  от другой, адрес которой зафиксирован в поле ссылки, .считанной с  чейки. Очевидно, что если не было ответвлений от исключаемой ветви, то

необходимо установить в О маркерный бит ветвлени  в слове, содержащем ссылку ветвлени  на исключаемую ветвь. Указанна  микроопераци  обеспечиваетс  выдачей блоком 24 управлени  кода 00 на выходах 39, кода 00 на выходах 41 и единичных сигналов на выходах 47,48,53 (блок 8 алгоритма на фиг.4).

В случае наличи  ответвлений в исключаемой ветви (триггер 70 установлен в 1) осуществлетс  запись в поле ссылки  чейки, указывающей на исключаемую ветвь, адреса ветви,ответвл ющейс  от исключаемой, а также запись адреса  чейки, содержащей ссылку на исключаемую ветвь в поле сылки  чейки, соответствующей ветви, отход щей от исключаемой. Указанные действи  осуществл ютс  в два такта. В первом такте блоком 24 управлени  (блок 9 алгоритма на фиг.4) выдаетс  код 00 на выходах 39, код 00на выходах 41, код 01 на выходах 38 и единичные сигналы на выходах 47-49,53,,которые инициируют запись в  чейку, определ емую адресом, хран щимс  в поле ссылки выходного регистра 2, следующей информации: в поле ссылок - код с выходов, регистра 11 промежуточного хранени , в поле маркерных битов ,у- единиц (с выходов 48,49), в поле маркерного бита а инверсное начение соответствующего бита выходного регистра 2. Во втором такте блоком 24 управлени  выдаетс  (блок 10 алгоритма на фиг.4) код 01 на выходах 39, код 10 ,на выходы 38, единичные потенциалы на выход 48, которые инициируют запись в  чейку по адресу, совпадающему с кодом на регистре 11 промежуточного хранени , маркерных битов /3 иу , равных нулю, и кода с выходов регистра 2. По окончании выполнени  указанных микрокоманд (после выполнени  блоков 8 или 10 алгоритмов на фиг.4) блок 24 управлени  формирует на выходе 57 сигнал конца операции.

После выполнени  блоков 4,6,7 алгоритма на фиг,4 выполн етс  описанный блок 3 микроопераций установки в О маркерного бита jS присутстви  исключаемого слова и уменьшени  на единицу,содержимого счетчика 13. Если в результате указанного уменьшени  счетчик 13 выдает сигнал переполнени  на вход 25 блока 24 управлени , то в следующем такте (блок 11 алгоритма на фиг.4) блок 24 управлени  формирует код 00 на выходах 39 и единичный сигнал на выходе 32, которые обеспечивают пересылку адреса ветви, отход щей от исключаемой, из регистра 11 промежуточного хранени  через адресный коммутатор 3 на регистр 10 начального адреса. Операци  исключени  заканчиваетс .

Процесс исключени  может иллюстрироватьс  следующим примером.

Пусть в услови х предыдущего примера из блока 1 пам ти исключаетс  слово, записанное по адресу 10. В первом цикле на счетчике 13 устанавливаетс  код 111, на регистре 8 числа - код 10. Маркерные разр ды соответствующего слова равны , 1, У . Следовательно, выполн етс  блцк 4 алгоритма, представленного на фиг.4,-триггер 70 устанавливаетс  в 1, в  чейку 00 зоны 111 записываетс  код « 0 1 ,у 1, блоком 3 алгоритма бит Д в  чейке 10 устанавливаетс  в О, в регистр 11 записываетс  код 00. Содержимое счетчика 13 становитс  равным 110, Так как в  чейке с адресом 10 в этой зоне, как и в последующих зонах 101, 100, /3 1,у О, то выполн ютс  блоки7иЗ алгоритма на фиг. 4, которые реализуют запись р  чейку 00 маркеров as О (дл  зоны 110) или а 1 (дл  зон 101,100),/ 0.у 0. В зоне 011 маркерные биты в  чейке 10 имеют значение а 0, /3 1, у 1. Следовательно, выполн ютс  блоки 5,6,3 алгоритма на фиг.4. Блоком 5 в  чейку 00 заноситс  код 01101, блоком 6 в  чейку ol заноситс  код ХОХОО. В зонах 010 и 001 выполн ютс  операции, аналогичные выполн вшимс  взонах 101,100. ВзонеООО маркерные биты слова, хран щегос  в  чейке 10, равны а 1,;3 1,у 1. Соответственно выполн ют блоки 5,6,11,12 алгоритма, изображенного на фиг,4, в  чейку 00загружаетс  код 111 11, в  чейку 11 загружаетс  код 0000 00, маркерный бит /3 в  чейке 10 устанавливаетс  в О. Код 00 загружаетс  в регистр 10 начального адреса вместо ранее там находившегос  кода 10.

При поиске слова по совпадению код команды Поиск адреса  чейки, содержимое которой совпадает с заданным признаком опроса, подаетс  на входы 55 устройства, одновременно код слова подаетс  на информационные входы 14 устройства . Алгоритм выполнени  команды поиска по совпадению представлен на фиг.5.

Выполнение команды начинаетс  (блок

Iалгоритма на фиг.6) выдачей блоком 24 управлени  единичных сигналов на выходах 46,42,31, кодов 10 на выходах 39 и 37, которыми инициируетс  прием кода признака опроса на регистр 15, пересылка кода с регистра 10 начального адреса через коммутаторы 3 и 6 на регистр 8 числа, установка в О разр дов реверсивного счетчика 13. В следующем т;акте (блок 2 алгоритма на фиг.5) выдачей блоком 24 управлени  кода

IIна выходах 39 и единичного сигнала на. выходе 47 обеспечиваетс  считывание из блока 1 пам ти содержимого  чейки, соот- ветствующей корню дерева слов, записанных в блоке 1. Дальнейшее функционирование устройства определ етс  значением сигналов на входах 29 и ЗО блока 24 управлени . Если сигнал на входе 30 равен нулю, то операци  поиска оканчиваетс  выдачей сигнала с выхода 58 устройства , свидетельствующего об отсутствии в блоке 1 пам ти слова, совпадающего с признаком опроса. В случае, если единичный сигнал на входе 30 есть, анализируетс  сигнал на входе 29: если он равен нулю, то, следовательно, признак опроса в текущем разр де совпадает с соответствующим разр ,дом слова, отражаемого в блоке 1 пам ти пр мым участком ветви. В противном случае текущий разр д признака опроса совпадает с соответствующим разр дом словЭ/ отражаемого ответвлением. Соответственно в первом случае (блок 4 алгоритма на фиг.5) блок 24 управлени  сигналами с выходов 44,50 осуществл ет увеличение содержимого счетчика 13 и сдвиг содержимогорегистра 15 признака опроса. Затем цикл анализа повтор етс . Во втором случае производитс  переход к новому адресу в последующей зоне (блок 3 алгоритма на фиг.5), блок 24 управлени  формирует единичные сигналы на выходах 44,50,31 и код 01 на выходах 37, которые инициируют кроме .прибавлени  единицы к содержимому счетчика 13 и сдвига регистра 15 занесение через входной коммутатор кода ссь1лкИ с выходного регистра 2 на регистр 8 числа.Ебли счетчик 13 в результате прибавлени  единицы не обнул етс , выдава  при этом сигнал на вход 25 блока 24 упралени , то цикл поиска повтор етс , в противном случае по сигналу с входа 25 блок 24 управлени  формирует единичный сигнал конца операции на выходе 57, а адрес искомого слова, совпадающего с признаком поиска, фиксируетс  при этом на выходах 9 устройства . При поиску экстремума код команды Поиск  чейки, содержащей экстремальный код, подаетс  на входы 55, а на вход, 56 подаетс  бит, определ ющий направление поиска, равный нулю при поиске максимума и единице при поиске минимума. Пусть дли определенности ищетс  максимум среди чисел, хран щихс  в устройстве. В первом такте поиска (блок 1 на алгоритме поиска экстремума, представленном на фиг.6)блок 24 управлени  формирует коды 10 на выходах 39 и 37, единичные сигналы на выходах 31,42,51. которые обеспечивают запись кода , хран щегос  на регистре 10 начального адреса через коммутаторы 3 и 6 на регистр 8 числа, обнуление всех разр дов реверсивного счетчика 13 и установку в 1 всех разр дов регистра 15 признака опроса. В последующем такте (блок 2 алгоритма на фиг.6) выполн етс  считывание на выходной регистр 2 содержимого  чейки с адресом , зафиксированным на регистре 8 числа. Дл  этого блок 24 управлени  формирует код 11 на своих выходах 39 и единичный сигнал на выходе 34. Выбор следующей микрокоманды , подлежащей выполнению, осуществл етс  в зависимости от сигналов на входах 29,30 блока 24 управлени . Так, если сигнйл совпадени  (сигнал на входе 30 блока 24) равен нулю, то необходимо инвертировать текущий разр д признака опроса и перейти к следующей зоне. Соответственно блок 24 управлени  формирует единичные сигналы на своих выходах 44,50 и код 10 на выходах 41, которые инициируют увеличение содержимого счетчика 13 на единицу и сдвиг содержимого регистра 15 на один разр д с запоминанием освободившегос  разр да нулем, сигнал которого поступает с выхода 54 блока 24 управлени  через мультиплексор 18. Если счетчик 13 не выдает сигнала переполнени  на вход 25 блока 24 управлени , вновь выполн етс  микрокоманда , соответствующа  блоку 2 алторитма на фиг.6. В случае, если сигнал совпадени  на входе 30 равен единице, анализируетс  сигнал на выходе 29. который определ ет ветвь графа (пр мую или отход щую), с которой вы влено совпадение. Если, в частнрсти, сигнал на входе 29 равен нулю (Соответствует совпадению по пр мой ветви), то блок 24 управлени  выдает единичные сигналы на выходах 44,50,54 и код 10 на выходах 41 (блок 3 алгоритма на фиг.6),которыми осуществл етс  увеличение содержимого реверсивного .счетчика 13 на единицу, сдвиг содержимого регистра 15 с заполнением освободившегос  при этом разр да единицей, поступающей с выхода 54 через мультиплексор 18. Если сигнал на входе 29 равен еди-нице , то выполн етс  блок 4 алгоритма на фиг.6 - блок 24 управлени  в дополнение ко всем сигналам, выдаваемым в блоке 3 алгоритма: формируетс  код 01 на выходах 37 и сигнал на выходе 31, соответственно, в дополнение к описанным микроопераци м выполн етс  занесение кода с регистра 2.через Ъходной коммутатор 37 на регистр 8 числа. Если при переходе на следующую зону содержимое счетчика 13 обнулитс , то на входе 26 блока 24 управлени  сформируетс  единичный сигнал, по которому последний выдаст сигнал конца операции на входе 57,

код максимального слова будет зафиксирован при этом на выходах 16 устройства, а его адрес - на выходах 9 устройства.

При поиске минимума на вход 56 подаетс  потенциал единичного уровн  и результат с выходов 16 считываетс  в инверсном коде.

При поиске числа, ближайшего к заданному , код команды Поиск адреса, содержащего код,  вл ющийс  ближайшим (большим или меньшим) к признаку опроса, подаетс  на входы 55, код признака опроса подаетс  на входы 14 устройства, а направление поиска задаетс  сигналом на входе 56 (при поиске ближайшего большего - нулевой сигнал, при поиске меньшего - единичный ). Алгоритм работы устройства при, реализации указанного вида-поиска представлен на фиг.7. Пусть дл  определенности ищетс  ближайшее большее заданного. Суть процесса поиска ближайшего состоит в следующем.

. В п- русном графе, представл ющем числа, хран щиес  в блоке 1 пам ти, выдел етс  ветвь, отход ща  от ветви заданного признака опроса в направлении, соответствующем критерию поиска на  русе с наибоНьшим значением. В подграфе, порождаемом указанной отход щей ветвью , отыскиваетс  ветвь, соответствующа  минимальному числу. Если, например, ищетс  ближайшее большее в графе чисел, представленной на фиг.9, к числу 10100000, то ветвью заданного числа будет ветвь, расположенна  по адресу 10 от зоны 000 до зоны 1000. Отход ща  ветвь начинаетс  в зоне 100 по адресу 10 и порождает подграф, в котором минимальное число соответствует адресу 10. Следовательно, искомый код равен 10101100.

Установка узлов устройства в исходное состо ние реализуетс  микрокомандой 1 алгоритма на фиг.7, в которой блок 24управлени  формирует коды 10 на выходах 39 и 37, единичные сигналы на выходах 31,42,36,69, которые инициируют пересылку кода корн  дерева с,регистра 10 начального адреса через коммутаторы 3,6 на регистр 8 числа, установку в О ревё рсивного счетчика 13, прием кода признака опроса с входов 14 на регистр 15 признака опроса, установку в О триггера 70.

Цикл прохода зон начинаетс  считыванием на выходной регистр 2 содержимого  чейки блока 1 пам ти, адресуемой кодом с регистра 8 числа (блок 2 алгоритма на фиг.7). Указанны.е микрооперации реализуютс  выдачей блоком 24 управлени  кода 11 на выходах 39 и единичного сигнала на выходе34.

Дальнейша  последовательность следовани  микрокоманд зависит от сигналов, поступающих на входы 28-30 блока 24 управлени . В частности, если имеетс  единичный сигнал совпадени  на входе 30, что / соответствует совпадению ветви числа признака опроса и одной из ветвей графа, хран щегос  в блоке 1 пам ти, то анализируетс  значение текущего разр да признака опроса, выдаваемое на вход 28 блока 24 в пр мом коде, если ищетс  ближайшее большее, и в инверсном, если ищетс  ближайшее меньшее. Ели сигнална входе 28 не равен нулю (что свидетельствует о невозможности ответвлени  в направлении,соответствующем критерию поиска), то анализируетс  сигнал на выходе 29 блока 24 управлени ; если указанный сигнал равен нулю, то ветвь признака опроса совпадаете

0 пр мым продолжением ветви, хран щейс  в блоке 1, а если единице,- то ветвь признака опроса совпадает с отход щим участком ветви и, следовательно, дл  продолжени  поиска необходимо изменить адрес при обращении в последующей зоне. В первом случае выполн етс  блок 4 алгоритма, представленного на фиг.7, а во втором - блок 3. Соответственно в первом случае блоком 24 управлени  формирукэтс  единичные сигналы на выходах 44,50, которые управл ют увеличением на единицу содержимого счетчика 13 и сдвигом регистра 15. Во втором случае дополнительно к упом нутым ми1 роопераци м выдачей блоком 24 управлени 

5 кода 01 на выходах 37 и единичного сигнала на выходе 31 осуществл етс  загрузка регистра 8 числа кодом ссылк1/г с выходного регистра 2.

Если сигнал на входе 28 равен нулю, то

0 возможноответвление ветви, соответствующей числам, большим заданного признака опроса, В этом случае анализируетс  сигнал на входе 29 блока 24 управлени . Если ука-. занный сигнал равен нулю, то зто соответствует тому, что от ветви с адресом, зафиксированным на регистре 9, совпадающей с ветвью признака Ьпроса,ответвл етс  ветвь, адрес которой зафиксирован на выходном регистре 2, соответствующа  числам большим признаку поиска. Соответственно блоком 24 управлени  (блок 5 алгоритма на фиг.7) формируютс  единичные сигналы на выходах 35,44,50,68, которые инициируют передачу кода из пол 

5 ссылок выходного регистра 2 через откры-тый нулевым сигналом с выходом 40 коммутатор 4 на регистр 11 промежуточного хранени , увеличение на единицу содержимого счетчика 13, сдвиг содержимого регистра 15 признака опроса, установку в 1 триггера 70, единичное состо ние которого свидетельствует о фиксации начальной ветви подграфа чисел, больших заданного признака опроса. В последующем такте (блок :6 алгоритма на фиг.7) сигналом с выхода 33 блока 24 управлени  осуществл етс  фиксаци  содержимого счетчика 13 на фиксирующем регистре 12. Если сигнал на входе 29 i блока 24управлени  равен единице, то это соответствует тому, что ветвь с адресом, зафиксированным в поле ссылок вьгходного регистра 2, совпадающа  с ветвью признака опроса, ответвл етс  от ветви, адрес которой з.афиксирован на регистре 8 и котора  соответствует числам, большим заданного признака опроса. Соответственно блоком 24 управлени  (блок 7 алгоритма на фиг.7) формируютс  код 11 на выходах 39, код 01 на выходах 37, единичные сигналы на выходах 35,40,31,44,50,68. которые инициируют пересылку кода с регистра 8 через коммутаторыЗи4 на регистр 11 промежуточного хранени , пересылку кода с пол  ссылок, выходного регистра 2 через коммутатор 6 на регистр 8 числа, увеличение на единицу содержимого счетчика 13, сдвиг содержимого регистра 15, установку в единичное состо ние триггера 70. В последующем такте выполн етс  микрокоманда , соответствующа  блоку б алго .ритма на фиг.7. Если в результате описанных микроопераций по витс  сигнал на входе 25 блока 24 управлени , то процесс поиска закончен и адрес искомого слова может быть считан с выходов 9 устройства. В противном случае начинаетс  обработка информации в последующей зоне блока 1 пам ти. Если в результате считывани  очередного фрагмента графа, осуществл емого блоком 2 алгоритма на фиг.7. окажетс , что сигнал на входе 30 блока 24 управлени  равен нулю, то это соответствует тому, что ветвь, соответствующую признаку опроса, не совпадает далее ни с одной из ветвей графа, хран щегос  в блоке 1 пам ти, и необходимо переходить к поиску минимaльVoго элемента на подграфе чисел, больших заданного.. Если очередной разр д признака опроса равен нулю (соответственно и равен нулю сигнал на рыхрде 28 блока 24 управлени ), то подграф множества чисел ближайших больших заданного признака ;опроса порождаетс  продолжением ветви, адрес которой зафиксирован на регистре 8 числа; Блок 24 управлени  формирует сигнал единичного уровн  на своем выходе 52, которым все разр ды регистра t5 устанавливаютс  в О (блок 8 алгоритма) и далее управление передаетс  микроподпрограмме (блоки 11-13 алгоритма на фиг.7), котора  реализует поиск минимального числа в подграфе, корень которого задан адресом в регистре 8 числа. Если значение текущего разр да признака опроса (а значит , и сигнал на входе 28 блока 2-4 управлени ) равен единице, то минимальное число следует искать по подграфу, порождающий корень которого зафиксирован на регистре 12 текущего адреса и регистре-11 промежуточного хранени . Дл  этого предварительно анализируетс  состо ние триггера 70: если последний установлен в О, то среди записанных в блоке 1 пам ти чисел нет больших заданного, соответственно блоком 24 управлени  выдаетс  сигнал неуспешного поиска с выхода 58 устройства. В противном случае выполн етс  блок 10 алгоритма на фиг.7, в котором блок 24 управлени  выдает единичные сигналы на своих выходах 46, 31, 52, код 01 навыходах39 и код 11 на выходах 37, которые инициируют прием крда с регистра 12 текущего адреса на реверсивный счетчик 13, пересылку кода с регистра 11 промежутоного хранени  через коммутаторы 3,6 на регист э .8 числа, установку в О всех разр дов регистра 15. Процесс поиска минимума, реализуемый подпрограммой, задаваемой блоками 11-14 алгоритма на фиг.7, аналогичен описанной процедуре поиска экстремума за тем исключением, что при переходе к следующей зоне в блоке 1 пам ти сдвиг содержимого регистра 15 не производитс . По счетчиком 13 сигнала переполнени  на вход 25 блока 24 управлени  искомый адребфиксируетс  на регистре 8 и выдаетс  посредством выходов 9, блок 24 формирует единичный сигнал конца операции на выходе 57. При считывании слова по его адресу код соответствующей команды подаетс  на входы 55, код адреса подаетс  на входы 7 устройства . Алгоритм выполнени  команды счить1вани  слова по адресу представлен на фиг.8., Перва  микрокоманда (блок 1 алгоритма на фиг.8) устанавливает исходное состо ниеустройства . Соответственно блоком 24 управлени  формируетс  код 00 на выходах 37 и единичные сигналы на выходах 31,43, под управлением которых код адреса с входов 7. поступа  через входной коммутатор 6, фиксируетс  на регистре 8 числа, все разр ды счетчика 13 устанавливаютс  в . Таким образом, восстановление слова по его адресу начинаетс  с последней зоны блока 1 пам ти.

Цикл поиска в зоне начинаетс  считыванием слова, адресуемого кодом на регистре 8 из блока 1 пам ти на выходной регистр 2 (блок 2 алгоритма на фиг.8), что обеспечиваетс  выдачей блоком 24 управлени  кода 11 на выходах 39 и единичного сигнала на выходе 34. Если маркерный бит / считанного на регистр 2 слова (сигнал на входе 26 блока 24) равен единице, то производитс  сдвиг содержимого регистра 15с заполнением освободившегос  разр да маркерным битом а слова .считанного на регистр 2, при этом сигнал с младшего разр да регистра 2 поступает через элемент 20 неравнозначности , на другой вход 53 которого подаетс  нулевой сигнал, и мультиплексор 18. Содержимое счетчика 13 уменьшаетс  на единицу . Все эти микрооперации, объединенные в блок 3 алгоритма на фиг,8, реализуютс  под Действием кодов 00 на выходах 41, единичных ,сигналов с выходов 50,45, формируемых блоком 24 управлени . При отсутствии сигнала переполнени  счетчика 13 вновь повтор етс  микроопераци  считывани  (блок 2 алгоритма на фиг.8).

Если маркерный бит /3 считанного слова окажетс  равным нулю, то выполн етс  блок 4 алгоритма. Указанна  ситуаци  соответствует вхождению считываемой ветви в обобщающую. В этом случае адрес последней указан в поле ссылки кода, содержащегос  на выходном регистре 2, и подлежит пересылке в регистр 8 числа. Блок 24 управлени  формирует код 01 на выходах 37, код 00 на выходах 39, единичные сигналы на выходах 34,31, которые инициируют пересылку кода с выходного регистра 2 через входной коммутатор 6 на регистр 8 и одновременное считывание из блока 1 пам ти слова, адресуемое кодом, поступающим с выходного регистра 2, через адресный коммутатор 3 на адресные входы блока 1 пам ти . Анализируетс  маркерный бит усчитанного слова, поступающий по входу .27: если у 0. то по заданному адресу нет записанного слова и блок 24 управлени  выдает единичный сигнал на выход.58, свидетельствующий о том, что поиск неуспешно завершилс . В противном случае выполн етс  блок 5 алгоритма на фиг.8, в котором блок 24 управлени  выдает код 00 на выходах 41, единичные сигналы на выходах 50,45,53, которые обеспечивают уменьшение на единицу содержимого счетчика 13, сдвиг регистра 15с заполнением освобождающегос  разр да инверсией бита а , хран щегос  на регистре 2. причем инвертирование сигнала, поступающего с младшегр разр да регистра 2. осуществл етс  элементом 20 неравнозначности.

Claims (1)

1. Если счетчик 13 выдает сигнал переполнени  на вход 25блока 24 управлени , последний сформирует единичный сигнал на выходе 57 устройства, а код искомого слова может быть считан с выходов 16 устройства. Формула изобретени  Ассоциативное оперативное запоминающее устройство, содержащее блок пам ти, регистр числа, входной коммутатор, элемент ИЛИ, элемент НЕ, элемент И, блок управлени , входы группы которого  вл ютс  входами кода команды устройства, а первый и второй входы  вл ютс  входрм тактовых импульсов и входом начальной установки устройства, информационные входы первой группы входного коммутатора  вл ютс  адресными входами устройства, ,выходы входного коммутатора соединены с информационными входами регистра числа, выходы которого  вл ютс  информационн ,ыми выходами первой группы устройства, третий вход блока управлени  подключен к выходу элемента ИЛИ, первый, второй и третий выходы блока управлени  соединены соответственно с синхровходом регистра числа, с входами управлени  считыванием и защиты блока пам ти, перва  группа выходор блока управлени  подключена к управл ющим входам входного коммутатора, п тый и шестой выходы блока управлени   вл ютс  выходами положительного и отрицательного результатов поиска , отличающеес  тем, что, с целью уменьшени  информационной избыточности и упрощени  устройства, в него введены реверсивный счетчик, регистр текущего адреса, регистр начального адреса, выходной регистр, регистр промежуточного хранени , регистр признака опроса, адресный коммутатор, крммутатор записи, промежуточный коммутатор, мультиплексор, причем информационные выходы блока пам ти подключены к входам (г+3)-разр дного выходного регистра (г logam, ш - количество слов, хран щихс  в устройстве), выходы старших разр дов которого соединены с информационными входами первой группы коммутатора записи, промежуточного коммутатора и адресного коммутатора, а также с информационными входами второй группы входного коммутатора, информационные входы второй группы адресного коммутатора и коммутатора записи подключены к выходам регистра промежуточного хранени , информационные входы которого соединены с выходами промежуточного коммутатора, информационные входы второй группы которого подключены к информациоиным входам третьей группы входного коммутатора, к информационным входам регистра начального адреса, к выходам адресного коммутатора и к младшим адресным входам блока пам ти, старшие адресные входы которого соединены с ин формационными входами регистра текуще го адреса и с информационными выходами реверсивного счетчика, установочные входы которого подключены к выходам реГиСт-ра текущего адреса, информационные входы третьей группы адресного коммутатора соединены с выходами регистра начального адреса, информационные входы четвертой группы адресного коммутатора подключены к выходам, регистра числа и к информационным входам третьей группы коммутатора записи, выходы которого соединены со старшими информационными входами блока пам ти, информационные входы и выходы младших разр дов регистра признака опроса  вл ютс  соответственно информационными входами и информационными выходами второй группы устройства , выход старшего разр да регистра признака опроса соединен с первым входом первого элемента неравнозначности, второй вход которого  вл етс  входом задани  направлени  поиска устройства, а выход которого чподключен к первому входу второго элемента неравнозначности, второй входкоторого соединен с первым входом третьего элемента неравнозначности и с (г+1)-м выходом вь1ходного регистра, (г+2)-й выход которого подключен к четвертому входу блрка управлени , п тый вход которого соединен с ()-м выходом выходного регистра и с Первым входом элемента И, выход которого подключен к шестому входу блока управлени  и к первому входу элемента ИЛИ,

   второй вход.которого соединен с выходом элемента НЕ, вход которого подключен к выходу второго элемента неравнозначности и к второму входу элемента И, первый, второй и третий информационные входы мультиплексора соединены соответственно с выходами третьего и первого элементов неравнозначности и с четвертым выходом блока управлени , п тый выход которого подключен к второму входу третьего элемента неравнозначности, . выход мультиплексора соединен )с входом записи при сдвиге регистра признака опроса, синхровходы |регистра начального адреса регистра, текущего адреса выходного, регистра, регистра промежуточного хранени  и регистра признака опроса подключены соответственно к шестому, седьмому, второму. восьмо иу и дев тому выходам блока управлени , группы выходов с второй по п тую которого соединены соответственно с управл ющими входами коммутатора записи, адресного коммутатора, промежуточного коммутатора и мультиплексора, входы установки нул , единицы, инкрементировани , декрементировани  и управлени  реверсивного счетчика подключены к выходам блока управлени  с дес того по четырнадцатый, вывод переполнени  реверсивного счетчика подключен к седьмому входу блока управлени , восьмой вход которого соединен с вь1ходом первого элемента неравнозначности, п тнадцатый и шестнадцатый выходы блока управлени , а также выход мультиплексора подклк)чены к соответствующим информационным входам младших разр дов блока пам ти , входы Сдвига, установки в О и 1 регистра признака опроса соединены соответственное семнадцатым, восемнадцатым и дев тнадцатым выходами блока управлени .

   Продолжение таблицы

   Фиг.1

   С конец 3

   Фиг.5

   (начало У

   р

   шп-т

   Ш

   Фиед

   (ачаАсГ

   r-l-JL

   U(39) Ю U(37) fO

   и(зт.зб.б9М

   7

   U(33)J1

   ВДН-50

   иШ}-01 68)r

   и If о 77 f6.

   б-.Л« U(33l-7

   Г

   lumsojn J

   W(iff,50)J

   U(37)OJ

   ±

   em

   UI57)1

   ( Конец

   10 Ш9}-ОГ

   wblM52)J

   JT-i

   U(39) 7;

   d/a7

   СНа йАО

   (37)OQ

   U(31M)-1

   1

   -2

   ( U(3f)1

   Нет

   ( Конец

   Фиг.8

   I I --1--I--I-.-4-i

   -4--4

   I I

   I I

   I I t I

   ojr т

   I I I I

   Фиг.9