SU1709550A1 - Устройство дл приема двоичных сигналов - Google Patents

Abstract

Изобретение относитс  к технике св зи и может быть использовано при построении приемников с подавлением сосредоточенных помех. Цель изобретени  - повышение помехоустойчивости при наличии сосредоточенной помехи с посто нной или измен емой во времени це^нтральной частотой.Устройство содержит М информационных каналов, состо щих каждый из полосового фильтра 1 и ключа 5, М измерительных каналов, состо щих каждый из квадратичного детектора 2, фильтра 3 нижних частот и порогового блока 4, четвертый сумматор 6, блок 7 управлени , блок 8 синхронизации, первый и второй перемножители 9 и 10, первый и второй интеграторы 11 и 12, фор1<1ирова- тель 13 опорных сигналов, первый преобразователь 14 сигналов, первый и третий сумматоры 15 и 16, второй преобразователь 17 сигналов, решающий блок 18, второй сумматор 19 и блок 20 задержки. Цель достигаетс  за счет анализа спектральной плотности мощности узкополосной помехи на входе приемника и оптимальной посимвольной обработки принимаемого сигнала, имеющего межсимвольные искажени  за счет режекции часТи спектра. 1 ил.•S^V4О Ч>& СЯg

Description

Изобретение относитс  к технике св зи и может быть использовано при построении приемникоо с подавлением сосредоточенных помех Цель изобретени  - повышение помехоустойчиврсти при наличии сосредоточенной помехи с посто нной или измен емой во времени центральной частото. На чертеже приведена структурна  электрическа  схема устройства. Устройство содержит М информационных каналов, состо щих из полосового фильтра 1 и ключа 5, М измерительных каналов , СОСТОЯ1Щ1Х из квадратичного детек тора 2, фильтра 3 нижних частот и порогового блока 4, четвертый сумматор 6, блок 7 управлени , блок 8 синхронизации, первый и второй перемножители 9 и 10, первый и второй интеграторы 11 и 12, форМ14ров2гтель 13 опорных сигналов, первый преобразователь Исигналов, первый и третий сукйматоры 15 и 1, второй преобразователь 17 сигналов, решающий блок 18, второй сумматор 19 и блок 20 задержки. Устрдйетво дл  приема двоичных сигналоб работает следующим образом. Входной сигнал устройства дл  приема даомчйых смгналое yCt) Si(t)-fn(t)-ff(t) представл ем собой смесь информационных сигналов Si(t) (I 1. 2), длительность которых равна Т, энерги  Е, сигнала помех, состо щего из белого гауссовского шума n(t) с мо11Ц4ОС1ъю РШ. и сигнала сосредоточенной помехи I (t) с мощностью Рп. Совокупность М информационных и М измерительных каналов представл ет соббй «внвгсжанальное спектроанализируюttteeyeilMtflefQo с ко фициентом передачи, регуйируемым в зависимости от уровн  мощности в каждом канале. КажД ( измерительный канал оценивает среднюю мощность в полосе С09гёетс1%ующего информационного кана а с тИ)40щью квадратичного детектора 2 и фи ьт|Ш 3 нижних частот и сравнивает с г1О{юговым уровнем Qj в пороговом блоке 4. ЕсАитюлученна  оценка средней мощности of меньше порога QJ, то сигнал с выхода полЬсового фильтра t соответствующего Jгоинфорйиационного канала прохода1т через ключ 5 на вход сумматора 6. Если полученна  оценка of превосходит порог Qj, то сигнал не проходит. Ин }рмаци  о текущем состо нии ключей 5 (йформационных каналов содержитс  в блоке 7 управлени , представл ющем собой буферный М-1}азр дный регистр, стробирование которого осуществл етс  сигналом тактовой частоты, поступающим с выхода формировател  13 опорных сигналов . Выходные сигналы сумматора 6 различаютс  по форме из-за режекции части частотного спектра, поэтому дл  дальнейшей оптимальной обработки этих сигналов необходимы различные дл  каждого выходного сигнала сумматора опорные сигналы. Искажение полезного сигнала и, следовательно, форма опорных сигналов завис т от того, кака  часть спектра сигнала вырезаетс , т.е. зависит от состо ни  (открыт, закрыт) каналов устройства. Суть оптимизации - выбор опорных сигналов, участвующих в обработке прин тых сигналов, в зависимости от состо ний (открыт, закрыт) каналов и, следовательно, в. зависимости от формы межсимвольной помехи. Это достигаетс  следующим образом. Варианты опорных сигналов дл  всех возможных состо ний каналов выравнивател  записаны в ПЗУ формирова:гел  13 опорных сигналов. Считывание опорных сигналов из ПЗУ осуществл етс  формированием на входе ПЗУ адресов опорных сигналов . Каждому варианту опорного сигнала соответствует свой адресный сигнал, формируемый блоком 7 управлени  на основе состо ний (открыт, закрыт) каналов устройства . Таким образом, выбор опорных сигналов зависит от состо ний каналов и, следовательно, от вида межсимвольной помехи . На первые входы перемножителей 9, и 10 и на вход блока 8 синхронизации сигналы поступают с выхода сумматора б, Ма вторые входы перемножителей 9 и 10 подаютс  опорные сигналы с выходов формировател  13 опорных сигналов. Длительность опорных сигналов .равна Т и они синхронизированы с началом отклика на выходе сумматора 6. Перемножители 9 и 10 и интеграторы 11 и 12 образуют два коррел тора, сигналы с выходов которых подаютс  на входы сумматора 15, сумматора 19и преобразовател  14. При синтезе алгоритма р аботы Приемника , минимизирующего полную веро тность ошибки, правило вынесени  решени  об информационном сИмвбле заключаетс  в сравнении разности логарифмов апостериорных веро тностей этого символа с порогом . Вычисленные в коррел торах значени  коррел ции сигнала с выхода сумматора б и орных сигналов подаютс  на сумматоры

15 и 19. На второй вход сумматора 15 поступает сигнал, пропорциональный разности логарифмов априорных веро тностей сигналов , соответствующих передаче +1 и -1 с выхода блока 20 задержки, обеспечивающего задержку на врем  Т. Величины, вычисленные в сумматоре 15 и преобразователе И, поступают на входы сумматора 16, на выходе которого формируетс  сигнал, пропорциональный разности логарифмов апостериорных веро тностей сигналов, поступающих на вход сумматора 6.

Вынесение решени  о приеме символа происходит в решающем блоке 18.

Формул а изобрете н и 

Устройство дл  приема двоичных сигналов , содержащее последовательно соединенные первый перемножитель, первый интегратор и первый сумматор, последовательно соединенные второй перемножитель , второй интегратор, второй сумматор и блок задержки, выход которого подключен к второму входу первого сумматора, последовательно соединенные первый преобразователь сигналов, третий сумматор и решающий блок, выход которого  вл етс  выходом устройства, второй преобразова-тель сигналов, выход которого подключен к второму входу второго сумматора, и последовательно соединенные блок синхронизации и формирователь опорных сигналов, первый и второй выходы которого подключены к первым входам соответственно первого и второго перемножителей, вторые входы которых соединены с входом блока синхронизации, третий выход формировател  опорных сигналов подключен к вторым

входам первого и второго интеграторов, а четвертый его выход соединен с первыми входами первого и второго преобразователей сигналов, выход второго интегратора подключен к второму входу первого преобразовател  сигналов, а выход первого сумматора соединен с вторыми входами третьего сумматора и второго преобразовател  сигналов, отличающеес  тем, что, с целью повышени  помехоустойчивости при наличии сосредоточенной помехи с посто нной или измен емой во времени центральной частотой, в него введены М информационных каналов, состо щих каждый из последовательно соединенных полосового фильтра и ключа, М измерительных каналов, состо щих каждый из последовательно соединенных квадратичного детектора , фильтра нижних частот и порогового блока, выход которого подключен к второму входу ключа, четвертый сумматор, выход которого соединен с входом блока синхронизации , и блок управлени , выход которого подключен к второму входу формировател  опорных сигналов, входы полосовых фильтров М информационных каналов  вл ютс  входом устройства, а их выходы подключены к входу квадратичного детектора соответствующего измерительного канала, третий выход формировател  опорных сигналов соединен с первым входом блока управлени , выходы пороговых блоков М измерительных каналов подключены к соответствующим входам блока управлени , а выходы ключей М измерительных каналов соединены с соответствующими входами четвертого сумматора.

Claims (1)

1. Устройство для приема двоичных сигналов, содержащее последовательно соединенные первый перемножитель, первый интегратор и первый сумматор, последовательно соединенные второй перемножитель, второй интегратор, второй сумматор и блок задержки, выход которого подключен к второму входу первого сумматора, последовательно соединенные первый преобразователь сигналов, третий сумматор и решающий блок, выход которого является выходом устройства, второй преобразователь сигналов, выход которого подключен к второму входу второго сумматора, и последовательно соединенные блок синхронизации и формирователь опорных сигналов, ' первый и второй выходы которого подключены к первым входам соответственно первого и второго перемножителей, вторые входы которых соединены с входом блока синхронизации, третий выход формирователя опорных сигналов подключен к вторым входам первого и второго интеграторов, а четвертый его выход соединен с первыми входами первого и второго преобразователей сигналов, выход второго интегратора подключен к второму входу первого преобразователя сигналов, а выход первого сумматора соединен с вторыми входами третьего сумматора и второго преобразователя сигналов, отличающееся тем, что, с целью повышения помехоустойчивости при наличии сосредоточенной помехи с постоянной или изменяемой во времени центральной частотой, в него введены М информационных каналов, состоящих каждый из последовательно соединенных полосового фильтра и ключа, М измерительных каналов, состоящих каждый из последовательно соединенных квадратичного детектора, фильтра нижних частот и порогового блока, выход которого подключен к второму входу ключа, четвертый сумматор, выход которого соединен с входом блока синхронизации, и блок управления, выход которого подключен к второму входу формирователя опорных сигналов, входы полосовых фильтров М информационных каналов являются входом устройства, а их выходы подключены к входу квадратичного детектора соответствующего измерительного канала, третий выход формирователя опорных сигналов соединен с первым входом блока управления, выходы пороговых блоков М измерительных каналов подключены к соответствующим входам блока управления, а выходы ключей М измерительных каналов соединены с соответствующими входами четвертого сумматора.