SU1695506A1 - Device for smoothing of signal of digital-to-analog computer - Google Patents
Device for smoothing of signal of digital-to-analog computer Download PDFInfo
- Publication number
- SU1695506A1 SU1695506A1 SU894710364A SU4710364A SU1695506A1 SU 1695506 A1 SU1695506 A1 SU 1695506A1 SU 894710364 A SU894710364 A SU 894710364A SU 4710364 A SU4710364 A SU 4710364A SU 1695506 A1 SU1695506 A1 SU 1695506A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- digital
- input
- analog converter
- trigger
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в системах преобразовани цифровой информации в аналоговую. Цель изобретени - повышение информационной надежности за счет упрощени устройства . Устройство сглаживани сигнала цифроаналогового преобразовател содержит цифроаналоговый преобразователь 1, О-триггер2, блокЗ интегрировани , первый 4 и второй 5 ключи, первое 6 и второе 7 устройства выборки и хранени , Блок 3 интегрировани выполнен в виде операционного усилител 8, первого 9 и второго 10 резисторов и конденсатора 11. Положительный эффект обеспечиваетс за счет введени отрицательной обратной св зи с выхода на вход интерпол тора. 1 ил. СО СThe invention relates to automation and computing and can be used in systems converting digital information into analog. The purpose of the invention is to increase information reliability by simplifying the device. The device for smoothing the digital-to-analog converter contains a digital-to-analog converter 1, O-flip-flop2, an integration block 3, the first 4 and second 5 keys, the first 6 and second 7 of the sampling and storage device, the Integration block 3 is designed as an operational amplifier 8, the first 9 and second 10 resistors and capacitor 11. The positive effect is achieved by introducing negative feedback from the output to the input of the interpolator. 1 il. WITH S
Description
Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах преобразования цифровой информации в аналоговую.The invention relates to automation and computer technology and can be used in systems for converting digital information to analog.
Цель изобретения - повышение информационной надежности за счет упрощения устройства.The purpose of the invention is to increase information reliability by simplifying the device.
На чертеже изображено устройство, функциональная схема. ;The drawing shows a device, a functional diagram. ;
Устройство сглаживания сигнала цифроаналогового преобразователя содержит цифроаналоговый преобразователь 1, Dтриггер 2, блок 3 интегрирования, первый 4 и второй 5 ключи, первое 6 и второе 7 устройства выборки и хранения. Блок 3 интегрирования выполнен bi виде операционного усилителя 8, первого 9 и второго 10 резисторов и конденсатора 11.The device for smoothing the signal of the digital-to-analog converter contains a digital-to-analog converter 1, D trigger 2, an integration unit 3, first 4 and second 5 keys, first 6 and second 7 sampling and storage devices. The integration unit 3 is made bi in the form of an operational amplifier 8, the first 9 and second 10 resistors and a capacitor 11.
Устройство сглаживания сигнала цифроаналогового преобразователя работает следующим образом.The device for smoothing the signal of the digital-to-analog converter operates as follows.
В момент прихода импульса синхронизации (данный импульс поступает одновременно со сменой значения преобразуемого кода) новое значение кода записывается в цифроаналоговый преобразователь 1, a Dтриггер 2 изменяет свое состояние (например, на его прямом выходе формируется уровень Лог. 0”). При этом первое устройство 6 выборки и хранения переводится в режим хранения информации, первый ключ 4 замыкается, второй ключ 5 размыкается, а второе устройство 7 выборки и хранения переводится в режим слежения за выходным сигналом блока 3 интегрирования. Сигнал с выхода цифроаналогового преобразователя 1, соответствующий новому значению преобразуемого кода, поступает на второй вход блока 3 интегрирования, на первый вход которого поступает сигнал, соответствующий предыдущему значению преобразуемого кода. Таким образом, блок 3 интегрирования формирует на своем выходе и выходе Eicero устройства в целом сигнал, пропорциональный разности напряжений, соответствующих текущему и предыдущему значениям преобразуемого кода.At the moment of arrival of the synchronization pulse (this pulse arrives simultaneously with changing the value of the converted code), the new code value is written to the digital-analog converter 1, and D trigger 2 changes its state (for example, a Log. 0 ”level is formed at its direct output). In this case, the first sampling and storage device 6 is transferred to the information storage mode, the first key 4 is closed, the second key 5 is opened, and the second sampling and storage device 7 is transferred to the tracking mode of the output signal of the integration unit 3. The signal from the output of the digital-to-analog converter 1, corresponding to the new value of the converted code, is fed to the second input of the integration unit 3, the first input of which receives the signal corresponding to the previous value of the converted code. Thus, the integration unit 3 generates at its output and the output of the Eicero device as a whole a signal proportional to the voltage difference corresponding to the current and previous values of the converted code.
Этот разностный сигнал интерполируется и на выходе устройства за интервал квантования At будет формироваться линейно изменяющееся напряжение.·This difference signal is interpolated and a linearly varying voltage will be formed at the output of the device during the quantization interval At.
Постоянная время блока 3 интегрирования, выполненного на основе операционного усилителя 8 с конденсатором 11 в цепи обратной связи, выбирается такой, чтобы за интервал квантования At напряжение на его выходе линейно изменялось на величину, пропорциональную разности входных напряжений. Эта постоянная времени обеспечивается соответствующим выбором сопротивлений резисторов 9 и 10.The time constant of the integration unit 3, made on the basis of the operational amplifier 8 with a capacitor 11 in the feedback circuit, is selected so that during the quantization interval At the voltage at its output linearly changes by a value proportional to the difference in input voltages. This time constant is provided by the appropriate choice of resistances of resistors 9 and 10.
Напряжение с выхода блока 3 через поочередно работающие устройства 6 и 7 выборки и хранения и электронные ключи 4 и 5 подается на второй его вход.The voltage from the output of block 3 through alternately working devices 6 and 7 of the selection and storage and electronic keys 4 and 5 is supplied to its second input.
Подключение выходного сигнала операционного усилителя 8 к его инвертирующему входу приводит к появлению отрицательной обратной связи, действующей с запаздыванием на величину квантования At цифроаналогового преобразователя.Connecting the output signal of the operational amplifier 8 to its inverting input leads to the appearance of negative feedback acting with a delay by the quantization value At of the digital-to-analog converter.
Отрицательная обратная связь компенсирует погрешности, вызванные током утечки интегрирующей емкости, исключает явление насыщения блока интегрирования, устраняет необходимость разряда интегрирующей емкости в конце каждого периода квантования, улучшая тем самым качество выходного сигнала устройства сглаживания сигнала цифроаналогового преобразователя.Negative feedback compensates for errors caused by the leakage current of the integrating capacitance, eliminates the saturation of the integration unit, eliminates the need for discharging the integrating capacitance at the end of each quantization period, thereby improving the quality of the output signal of the signal-smoothing device of the digital-to-analog converter.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894710364A SU1695506A1 (en) | 1989-06-26 | 1989-06-26 | Device for smoothing of signal of digital-to-analog computer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894710364A SU1695506A1 (en) | 1989-06-26 | 1989-06-26 | Device for smoothing of signal of digital-to-analog computer |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1695506A1 true SU1695506A1 (en) | 1991-11-30 |
Family
ID=21456667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894710364A SU1695506A1 (en) | 1989-06-26 | 1989-06-26 | Device for smoothing of signal of digital-to-analog computer |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1695506A1 (en) |
-
1989
- 1989-06-26 SU SU894710364A patent/SU1695506A1/en active
Non-Patent Citations (1)
Title |
---|
Титце У. и др. Полупроводникова схемотехника. - М.: Мир, 1983. Патент US № 457303-3, кл. 340/347 ДА, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880013318A (en) | Switched Capacitor Filter | |
US4609906A (en) | Digital-to-analog/analog-to-digital dual mode circuit | |
US4107671A (en) | Improved digital to analog converter providing self compensation to offset errors | |
SU1695506A1 (en) | Device for smoothing of signal of digital-to-analog computer | |
SU1361710A1 (en) | Reversible analog-to-digital converter | |
SU1388954A1 (en) | Analog device for fetching and stroring information | |
SU991513A1 (en) | Analog memory | |
SU1107138A1 (en) | Function generator | |
SU1014140A1 (en) | Voltage-to-time interval converter | |
SU1098101A1 (en) | Analog-to-digital converter | |
JPS60217732A (en) | Digital-analog converter | |
SU818006A1 (en) | Integrating voltage-to-time interval converter | |
SU1364999A1 (en) | Device for measuring parameters of sub x c sub x two-terminal networks incorporated in tri-pole closed electric circuit | |
SU875620A1 (en) | Digital-analogue converter | |
SU1112373A1 (en) | Device for taking logarithm of signal ratio | |
SU860088A1 (en) | Square-law function generator | |
SU1661998A1 (en) | Servo analog-to-digital converter | |
SU1309086A1 (en) | Analog storage | |
RU2011295C1 (en) | Device for smoothing signal of digital-to-analog converter | |
SU1249703A1 (en) | Device for analog-to-digital conversion | |
SU1621139A1 (en) | Tracking a-d converter of low-level signals | |
SU1674373A2 (en) | Analog-to-digital converter | |
JPS5929822B2 (en) | Digital level measurement circuit | |
SU1282331A1 (en) | Voltage-to-time interval converter | |
SU754445A1 (en) | Device for piece-linear approximation of time functions |