SU1693717A1 - Amplifying stage - Google Patents

Amplifying stage Download PDF

Info

Publication number
SU1693717A1
SU1693717A1 SU884379694A SU4379694A SU1693717A1 SU 1693717 A1 SU1693717 A1 SU 1693717A1 SU 884379694 A SU884379694 A SU 884379694A SU 4379694 A SU4379694 A SU 4379694A SU 1693717 A1 SU1693717 A1 SU 1693717A1
Authority
SU
USSR - Soviet Union
Prior art keywords
transistor
channel
transistors
current
emitter
Prior art date
Application number
SU884379694A
Other languages
Russian (ru)
Inventor
Александр Анатольевич Чайкин
Original Assignee
Предприятие П/Я М-5876
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5876 filed Critical Предприятие П/Я М-5876
Priority to SU884379694A priority Critical patent/SU1693717A1/en
Application granted granted Critical
Publication of SU1693717A1 publication Critical patent/SU1693717A1/en

Links

Landscapes

  • Amplifiers (AREA)

Abstract

Изобретение относитс  к радиоэлектронике . Цель изобретени  - повышение линейности амплитудной характеристики 2 Усилительный каскад содержит п-каналь- ные транзисторы (1)1.2, р-канальные Т 3, 4, n-p-п Т 5- 8, p-n-р Т 9-12, источники 13, 14, 19, 20 тока и отражатели 15-18 тока Обеспечение высокой линейности амплитудной характеристики достигаетс  за счет того, Ч7о Т 1 и 2 (3 и 4) при изменении входного напр жени  наход тс  всегда в одинаковых режимах благодар  наличию цепей обратной св зи по напр жению на Т 7 и 11. Источники 13, 14, 19 и 20 юка могут иметь общий токозадающий элемент 1 з п ф-лы, 1 илThe invention relates to electronics. The purpose of the invention is to increase the linearity of the amplitude characteristic 2 The amplifier cascade contains n-channel transistors (1) 1.2, p-channel T 3, 4, np-p T 5-8, pn-p T 9-12, sources 13, 14 , 19, 20 current and current reflectors 15-18 Ensuring high linearity of the amplitude characteristic is achieved due to the fact that Ch7o T 1 and 2 (3 and 4) are always in the same modes when the input voltage is changed due to the presence of feedback circuits by voltage on T 7 and 11. Sources 13, 14, 19 and 20 of the Yuk may have a common current supply element 1 sf files, 1 slug

Description

Изобретение относится к радиоэлектронике и может использоваться а качестве прецизионного усилительного каскада, а именно быстродействующего повторителя напряжения или двухтактного усилительного каскада с одним потенциальным и одним токовым входами.The invention relates to electronics and can be used as a precision amplifier stage, namely a high-speed voltage follower or push-pull amplifier stage with one potential and one current input.

Цель изобретения - повышение линейности амплитудной характеристики.The purpose of the invention is to increase the linearity of the amplitude characteristic.

На чертеже представлена принципиальная электрическая схема усилительного каскада.The drawing shows a circuit diagram of an amplifier stage.

Усилительный каскад содержит первый и второй п-канальные транзисторы 1 и 2. первый и второй р-канальные транзисторы 3 и 4, первый - четвертый п-р-л-транэисторы 5-8, первый - четвертый р-п-р-транзисторы 9-12, первый и второй источники 13 и 14 тока первый - четвертый отражатели 15—18 тока, а также источники 19 и 20 тока.The amplifier stage contains the first and second p-channel transistors 1 and 2. the first and second p-channel transistors 3 and 4, the first is the fourth p-p-transistors 5-8, the first is the fourth p-p-transistors 9 -12, the first and second current sources 13 and 14, the first and fourth current reflectors 15-18, as well as current sources 19 and 20.

Усилительный каскад работает следующим образом.The amplifier stage works as follows.

На первый потенциальный вход (Вх.1) подается входное напряжение. В каждом из плеч каскада напряжение смещения истокового повторителя (транзисторы 1 и 3) компенсируется равным по величине и обратным по знаку напряжением смещения база-эмиттерного -перехода транзисторов 6и 10. Таким образом, с первого входа (Bx.lj на первый выход (Вых.1) напряжение передается без смещения. Поскольку транзисторы 1 и 2 (3 и 4) при изменении входного напряжения находятся всегда в одингкозы:·; режимах (благодаря наличию цепей обратной связи яс напряжению не транзистора;·; 7 и 11), каскад обеспечивает высокую линейность амплитудой характеристики.An input voltage is applied to the first potential input (Bx.1). In each of the shoulders of the cascade, the bias voltage of the source follower (transistors 1 and 3) is compensated by the bias-emitter-junction bias of the transistors 6 and 10, which is equal in magnitude and opposite in sign. Thus, from the first input (Bx.lj to the first output (Output. 1) the voltage is transmitted without bias. Since transistors 1 and 2 (3 and 4) are always in one-state state when the input voltage changes: ·; modes (due to the presence of feedback circuits it is not the voltage of the transistor; ·; 7 and 11), the cascade provides a high linearity in amplitude character Istics.

При использовании второго (токового) входа (Вх.2) в прецизионном усилительном каскаде выходные токи снимаются с второго и третьего выходов каскада (Вых,2 л Вых.З). При подключении к этим выходам источников 19, 20 тока, подключенных вторыми выводами к соответствующим шинам питания, статические токи в плечах каскада замыкаются внутри него, в этом случае со второго и третьего выходов каскада считываются только сигнальные токи.When using the second (current) input (Vkh.2) in a precision amplifier stage, the output currents are removed from the second and third outputs of the cascade (Out, 2 l Out.Z). When current sources 19, 20 are connected to these outputs and connected by the second terminals to the corresponding power buses, the static currents in the arms of the cascade are closed inside it, in this case only signal currents are read from the second and third outputs of the cascade.

Claims (2)

1. Усилительный каскад, содержащий первые η-канальный и р-канальный транзисторы, включенные по схеме с общим стоком, затворы которых соединены и являются первым входом усилительного каскада, первый и второй п-р-п-транзисто.оы, базы которых, а также коллектор первого п-р-п-транзистора соединены с истоком первого п-канального транзистора, первый и второй р-п-р-транзисторы. базы которых соединены с коллектором первого р -п-ртранзистора, эмиттер которого подключен к эмиттеру первого п-р-п-транзистора. при этом эмиттеры вторых п-р-п- и р-о-р-транзисторов соединены и являются вторым входом усилительного каскада, их коллекторы являются соответствующими выходами усилительного каскада, а также первый и второй источники тока, выводы питания которых соединены со стоками первых соответственно п-канального и р-канального транзисторов, о т л и ч s ю щ и й с я тем, что, с целью повышения линейности амплитудной характеристики, введены вторые п-канальный и р-канальный транзисторы, третий и четвертый п-р-п-транзистсры , третий и четвертый р-п-р-транзисторы, первый, второй, третий и четвертый отражатели тока, при этом исток первого р-канального транзистора непосредственно соединен с базой второго р-п- р-транзистора и выходами первого и второго отражателей тока, выходы питания которых подключены соответственно к стокам первых η-канального и р-канального транзисторов, а входы - к коллекторам соответственно третьего п-р-п-и четвертого р-п-р-транзистороа, причем эмиттер третьего n-р-п-транзистора соединен с истоком второго р-кэнального транзистора и базой четвертого р-п-р-транзисторэ, эмиттер которого соединен с выходом первого источник^ тока и затвором второго р-канального транзистора, сток которого подключен к стоку первого р-канального транзистора, выходы третьего и четвертого отражателей тока соединены с базой второго п-р-п-транзистора, выводы питания третьего и четвертого отражателей тока подключены к стокам первых соответственно п-канального и р-ханального транзисторов, а входы - к коллекторам соответственно четв ер г о г о п-р-п- и третьего р-п-ртранзисторов , причем эмиттер 'третьего р-п-р-транзистора соединен с истоком второго η-канального транзистора и базой четвертого п-р-п-транзистора, эмиттер которого подключен к выходу второго источника тока и затвору второго п-канального транзистора, сток которого соединен со стоком первого п-канального транзистора, при этом базы третьих р-п-р- и п-р-птранзисторов соединены и подключены к эмиттерам вторых п-р-п- и р-п-р-транэисторов.1. An amplifier stage containing the first η-channel and p-channel transistors connected according to a common drain circuit, the gates of which are connected and are the first input of the amplifier stage, the first and second p-p-p-transistor, the bases of which, and also the collector of the first pnp transistor is connected to the source of the first p-channel transistor, the first and second pnp transistors. the bases of which are connected to the collector of the first pnp transistor, the emitter of which is connected to the emitter of the first pnp transistor. the emitters of the second p-p-p and p-o-p transistors are connected and are the second input of the amplifier stage, their collectors are the corresponding outputs of the amplifier stage, as well as the first and second current sources, the power leads of which are connected to the drains of the first, respectively p-channel and p-channel transistors, with the fact that, in order to increase the linearity of the amplitude characteristic, the second p-channel and p-channel transistors, the third and fourth p-p- p-transistors, third and fourth r-p-p-transistor s, the first, second, third and fourth current reflectors, while the source of the first p-channel transistor is directly connected to the base of the second p-p-p-transistor and the outputs of the first and second current reflectors, the power outputs of which are connected respectively to the drains of the first η- channel and p-channel transistors, and the inputs to the collectors of the third p-p-p and p-p-p-p transistor, respectively, the emitter of the third n-p-p transistor connected to the source of the second p-channel transistor and the base Fourth rpp transistor, emitter cat It is connected to the output of the first p-channel transistor and the gate of the second p-channel transistor, the drain of which is connected to the drain of the first p-channel transistor, the outputs of the third and fourth current reflectors are connected to the base of the second p-p-p transistor, the power leads of the third and fourth current reflectors are connected to the drains of the first p-channel and p-channel transistors, respectively, and the inputs are to the collectors, respectively, of four p-p-p-p and third p-p transistors, the emitter of the third p-p p-transistor connected to the source of the second η-channel transistor and the base of the fourth pnp transistor, the emitter of which is connected to the output of the second current source and the gate of the second p-channel transistor, the drain of which is connected to the drain of the first p-channel transistor, while the base of the third p-p -p- and p-p-p-transistors are connected and connected to the emitters of the second p-p-p and p-p-p-transistors. 2. Усилительный каскад по п.1, о т л ич а ю щ и й с я тем, что источники тока имеют общий токозадающий элемент.2. The amplifier stage according to claim 1, with the fact that the current sources have a common current-carrying element.
SU884379694A 1988-01-04 1988-01-04 Amplifying stage SU1693717A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884379694A SU1693717A1 (en) 1988-01-04 1988-01-04 Amplifying stage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884379694A SU1693717A1 (en) 1988-01-04 1988-01-04 Amplifying stage

Publications (1)

Publication Number Publication Date
SU1693717A1 true SU1693717A1 (en) 1991-11-23

Family

ID=21356158

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884379694A SU1693717A1 (en) 1988-01-04 1988-01-04 Amplifying stage

Country Status (1)

Country Link
SU (1) SU1693717A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР Nh598215, кл. Н 03 F 3/45, 05.11.75. *

Similar Documents

Publication Publication Date Title
KR940023027A (en) Differential Amplifiers with Rail-to-Rail Common Mode Range
DE68921599T2 (en) Gain clock signal generator.
KR910010872A (en) Electronic comparator circuit
EP0173288A3 (en) Voltage level converting circuit
GB1518961A (en) Amplifier circuits
KR890004501A (en) Symmetric amplifier load circuit and logic level adjustment amplifier
KR100188821B1 (en) Constant-voltage generation circuit
KR880012009A (en) BiMOS logic circuit
KR850700191A (en) Square circuit
KR850002710A (en) Emitter-flow type single-ended push-pull circuit
KR880011996A (en) Differential amplifier
KR940020692A (en) INTEGRATED CIRCUIT AMPLIFIER ARRANGEMENTS
US4471319A (en) FET Buffer amplifier with improved noise rejection
US4587494A (en) Quasi-complementary class B IC output stage
US4583052A (en) Amplifier having complete isolation of power sources
KR900015441A (en) Current amplifier
KR870001504A (en) Current meter circuit
SU1693717A1 (en) Amplifying stage
EP0019279B1 (en) Voltage comparator circuit
EP0403174A3 (en) Differential amplifying circuit operable at high speed
KR920013891A (en) Single Gain Final Stage of Monolithic Integrated Power Amplifier
KR920009083A (en) Logic circuit
KR950005170B1 (en) Amplifier
JPH0580164B2 (en)
KR920005459A (en) Amplification circuit